PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11187074 A

(43) Date of publication of application: 09.07.99

(51) Int. CI

H04L 13/08 C07D401/12 G06F 13/00

(21) Application number: 09348326

(22) Date of filing: 17.12.97

(71) Applicant:

SHARP CORP

(72) Inventor:

YOSHIDA SETSU TOMIJIMA MOTOI TSUBAKI KAZUHIRO KITAGUCHI SUSUMU **TANABE CHUZO NAKAO ATSUSHI**


(54) COMMUNICATION EQUIPMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the load of a CPU required for communication by reducing data exchange between the CPU and a communication interface in communication equipment for communicating digital data having frame structure with other equipment.

SOLUTION: When transmitting an idle frame composing a data part of null data only in the communication of a frame composed of a frame header, data part and frame check, a transmission timing generating circuit 4 performs data switching control to a switching circuit 8 so that data transmission from a transmission FIFO memory 3 is temporarily stopped during a period to transmit the above null data while the null data from a null data generator 7 are sent to a transmitter 5.

COPYRIGHT: (C)1999,JPO



BEST AVAILABLE COPY

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-187074

(43)公開日 平成11年(1999)7月9日

大阪府大阪市阿倍野区長池町22番22号 シ

最終頁に続く

(51) Int.Cl. ⁶	識別記号	F I		
H 0 4 L 13/08		H 0 4 L 13/08		
C 0 7 D 401/12	2 5 7	C 0 7 D 401/12	2 5 7	
G06F 13/00	3 5 3	G 0 6 F 13/00	3 5 3 F	
		審査請求 未請求 請	 水項の数20 OL (全 36 頁)	
(21)出願番号	特願平9-348326	(71) 出願人 000005049 シャープ株式会社		
(22)出願日	平成9年(1997)12月17日	大阪府大阪	市阿倍野区長池町22番22号	
		(72)発明者 吉田 節		
		大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内		
		(72)発明者 富島 基		
•			大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内	

(72)発明者 椿 和弘

(74)代理人 弁理士 原 謙三


ャープ株式会社内

(54) 【発明の名称】 通信装置

(57)【要約】

【課題】 他の装置との間で、フレーム構造を持つディ ジタルデータを通信する通信装置において、CPUと通 信インターフェイスとの間のデータの受渡し処理を少な くすることにより、通信にかかるCPUの負荷を低減す

【解決手段】 フレームヘッダ、データ部、およびフレ ームチェックからなるフレームの通信において、データ 部がヌルデータのみからなるアイドルフレームを送信す る場合は、送信タイミング発生回路 4 が切替回路 8 に対 してデータ切替制御を行うことにより、上記ヌルデータ を送信する期間は、送信FIFOメモリ2からのデータ の送出を一時中断し、ヌルデータ発生器 7 からのヌルデ ータをトランスミッタ5へ送出させる。



【特許請求の範囲】

【請求項1】データを作成するCPUと、通信回線へデ ータを送信する送信器とを備え、上記データをフレーム 形式で上記通信回線へ送出する通信装置において、 上記送信器が、

通信回線へデータを送出するトランスミッタと、

CPUからのデータを一時的に保持してトランスミッタ へ順次転送するFIFOメモリと、

ヌルデータを生成するヌルデータ発生器と、

FIFOメモリおよびヌルデータ発生器と、トランスミ ッタとの間に設けられ、FIFOメモリおよびヌルデー タ発生器のいずれか一方のデータをトランスミッタへ送 出する切替手段と、

上記切替手段を制御して、アイドルフレームにおけるヌ ルデータを送出すべき期間は、FIFOメモリからのデ ータの送出を中断し、ヌルデータ発生器からのヌルデー タをトランスミッタへ送出させる送信タイミング発生手 段とを備えたことを特徴とする通信装置。

【請求項2】上記送信器が、送信FIFOメモリが空に なったときにCPUへ割込みをかけるべく、FIFOメ 20 モリの状態を監視するFIFOメモリ監視手段をさらに 備えると共に、

CPUが、次に送出すべきデータがアイドルフレームで ある場合、上記アイドルフレームのフレームヘッダをF IFOメモリへ送出した後にFIFOメモリへのデータ の送出を中断し、次にFIFOメモリ監視手段から割込 みが生じたときに、ヌルデータを送出すべき期間の開始 を指示するヌル送信コマンドを送信タイミング発生手段 へ送ることを特徴とする請求項1に記載の通信装置。

【請求項3】CPUが、次に送出すべきデータがアイド 30 ルフレームである場合、上記アイドルフレームのフレー ムヘッダをFIFOメモリへ送出した後にFIFOメモ リへのデータの送出を中断すると共に、次のフレームが ヌルデータを含むことを示すヌル送信コマンドを送信器 に与え、

送信タイミング発生手段が、ヌル送信コマンドを受け て、次にFIFOメモリが空になったときを、ヌルデー タを送出すべき期間の開始時点とすることを特徴とする 請求項1に記載の通信装置。

【請求項4】CPUが、次に送出すべきデータがアイド 40 ルフレームである場合、上記アイドルフレームのフレー ムヘッダをFIFOメモリへ送出すると共に、上記ヌル データの送出の開始を指示するヌル送信コマンドを発行 し、

送信タイミング発生手段が、ヌル送信コマンドを受け て、上記アイドルフレームの送出を開始した後の所定の タイミングを、ヌルデータを送出すべき期間の開始時点 とすることを特徴とする請求項1に記載の通信装置。

【請求項5】FIFOメモリから送出されるフレームの フレームヘッダを参照し、上記フレームがアイドルフレ 50 送信コマンドを発行すると共に、上記複数個分のフレー

ームであると判断した場合、送信タイミング発生手段へ ヌル送信コマンドを送る送信データ監視手段が、上記送 信器にさらに設けられ、

CPUが、次に送出すべきデータがアイドルフレームで ある場合、上記アイドルフレームのフレームヘッダをF IFOメモリへ送出し、

送信タイミング発生手段が、送信データ監視手段からの ヌル送信コマンドを受けると、上記フレームヘッダの送 出を完了した時点を、ヌルデータを送出すべき期間の開 10 始時点とすることを特徴とする請求項1に記載の通信装

【請求項6】アイドルフレームのヌルデータの長さが固 定長である場合、

送信タイミング発生手段が、ヌルデータ発生器からのヌ ルデータの送出を開始した後に、送出されたヌルデータ の長さが上記固定長と等しい所定の値になった時点で、 ヌルデータ発生器からのヌルデータの送出を中断すると 共にFIFOメモリからのデータの送出を再開するよう 切替手段を制御することを特徴とする請求項1に記載の 通信装置。

【請求項7】上記送信器が、ヌルデータ発生器から送出 されたヌルデータの長さを計数する計数手段をさらに備

CPUが、アイドルフレームのヌルデータの長さを送信 器に与え、

送信タイミング発生手段が、上記計数手段によって計数 されたヌルデータの長さとCPUから与えられたヌルデ ータの長さとが等しくなった時点で、ヌルデータ発生器 からのヌルデータの送出を中断すると共にFIFOメモ リからのデータの送出を再開するよう切替手段を制御す ることを特徴とする請求項1に記載の通信装置。

【請求項8】CPUが、次に送出すべきデータがアイド ルフレームである場合、上記アイドルフレームのフレー ムヘッダをFIFOメモリへ送出する際に、当該アイド ルフレームのフレームチェックを併せてFIFOメモリ へ送出することを特徴とする請求項1に記載の通信装

【請求項9】上記送信器が、ヌル送信コマンドが発行さ れている間、FIFOメモリから送出されたデータを、 上記FIFOメモリへ再度書き込む再書込み手段をさら に備え、

CPUが、複数のアイドルフレームを連続して送出する 場合、最初のアイドルフレームのフレームヘッダおよび フレームチェックをFIFOメモリへ書き込んだ後、F IFOメモリへのデータの送出を一時中断し、ヌルデー タの送出を指示するヌル送信コマンドを継続して発行す ることを特徴とする請求項1に記載の通信装置。

【請求項10】CPUが、複数のアイドルフレームを連 続して送出する場合、ヌルデータの送出を指示するヌル

-2-

ムヘッダおよびフレームチェックを、FIFOメモリの 容量が許容する範囲でFIFOメモリへあらかじめ送出 することを特徴とする請求項1に記載の通信装置。

【請求項11】送信器が通常フレームおよびアイドルフ レームの一方を継続して送出しているときに、次に送出 すべきデータが通常フレームおよびアイドルフレームの 他方である場合、CPUが、FIFOメモリへのヌル送 信コマンドの送出もしくはヌル送信コマンドの取下げを 行って、未送出のデータを破棄させることを特徴とする 請求項1に記載の通信装置。

【請求項12】上記送信器が、FIFOメモリの状態を 監視し、FIFOメモリの占有率が閾値に達したときに CPUへ割込みをかけるFIFOメモリ監視手段と、上 記閾値を変更する閾値変更手段とをさらに備え、

上記閾値変更手段が、FIFOメモリからトランスミッ タへのアイドルフレームのフレームヘッダの送出が完了 したときに、CPUに割込みがかかるように上記閾値を 変更すると共に、送信器からアイドルフレームの送出が 完了したときに上記閾値を変更前の値に戻すことを特徴 とする請求項1に記載の通信装置。

【請求項13】フレーム構造を持つデータを通信回線か ら受信する受信器と、受信したデータを処理するCPU とを備えた通信装置において、

上記受信器が、

通信回線からデータを受け取るレシーバと、

レシーバにて受け取ったデータを一時的に保持してCP Uへ順次転送するFIFOメモリと、

受信したデータがアイドルフレームである場合、アイド ルフレーム内のヌルデータを受信する期間は、受信器か らCPUへのデータの転送を一時中断することを特徴と 30 する通信装置。

【請求項14】CPUが、FIFOメモリから読み出し たフレームのフレームヘッダに基づいて、上記フレーム がアイドルフレームか否かを判断し、アイドルフレーム である場合には、上記フレームヘッダの後続データのF IFOメモリからの読み出しを中断すると共に、ヌルス キップコマンドを発行し、

上記FIFOメモリが、上記ヌルスキップコマンドが与 えられると、保持しているヌルデータを破棄することを 特徴とする請求項13に記載の通信装置。

【請求項15】上記受信器が、受信したデータの長さを 計数する計数手段をさらに備え、

CPUが、FIFOメモリから読み出したフレームのフ レームヘッダに基づいて、上記フレームがアイドルフレ ームか否かを判断し、アイドルフレームである場合に は、上記フレームヘッダの後続データのFIFOメモリ からの読み出しを中断すると共にヌルスキップコマンド を発行し、

上記受信タイミング発生手段が、CPUからヌルスキッ

るヌルデータ期間の終了まで、FIFOメモリへのデー タの転送を一時中断するようレシーバを制御することを 特徴とする請求項13に記載の通信装置。

【請求項16】CPUが、FIFOメモリから読み出し たフレームのフレームヘッダに基づいて、上記フレーム がアイドルフレームか否かを判断し、アイドルフレーム である場合には、上記フレームヘッダの内容からヌルデ ータの長さを検出し、ヌルデータの長さをNとし、レシ ーバが通信回線から既に受け取ったデータ長をMとする 10 と、(N-M) をパラメータとしたヌルスキップコマン ドを発行し、

上記受信タイミング発生手段が、CPUから上記ヌルス キップコマンドが与えられてから、長さ(N-M)のヌ ルデータを受信するために必要な時間が経過するまで、 FIFOメモリへのデータの転送を一時中断するようレ シーバを制御することを特徴とする請求項13に記載の 通信装置。

【請求項17】CPUが、FIFOメモリから読み出し たフレームのフレームヘッダに基づいて、上記フレーム 20 がアイドルフレームか否かを判断し、アイドルフレーム である場合には、上記フレームヘッダの内容からヌルデ ータの開始位置および長さを検出し、ヌルデータの開始 位置を先頭からK番目、長さをNとすると、当該フレー ムの先頭から(K-1)番目のデータまでをFIFOメ モリから読み出したときにFIFOメモリからのデータ の読み出しを中断すると共に、Nをパラメータとしたヌ ルスキップコマンドを発行し、

FIFOメモリが、上記ヌルスキップコマンドが与えら れると、長さNのヌルデータを破棄することを特徴とす る請求項13に記載の通信装置。

【請求項18】CPUがヌルスキップコマンドを発行す ると、

上記受信タイミング発生手段が、CPUから上記ヌルス キップコマンドが与えられてから、上記ヌルスキップコ マンドが取り下げられるまで、FIFOメモリへのデー タの転送を一時中断するようレシーバを制御することを 特徴とする請求項13に記載の通信装置。

【請求項19】上記受信器が、FIFOメモリの状態を 監視し、FIFOメモリの占有率が閾値に達したときに CPUへ割込みをかけるFIFOメモリ監視手段と、上 記閾値を変更する閾値変更手段とをさらに備え、

ヌルデータが通信回線から送信される期間は、上記閾値 変更手段が、CPUに割込みがかからないように上記閾 値を変更すると共に、上記期間の経過後に上記閾値を変 更前の値に戻すことを特徴とする請求項13に記載の通 信装置。

【請求項20】上記受信器が、受信したフレームのフレ ームチェックを検査するフレームチェック検査部と、受 信したデータを上記フレームチェック検査部を迂回させ プコマンドが与えられた時点から上記計数手段で示され 50 てFIFOメモリへ書き込む迂回手段とをさらに備え、

-3-

アイドルフレームの受信時には、当該アイドルフレーム のフレームチェックについては、上記迂回手段を経由し てFIFOメモリへ書き込むことを特徴とする請求項1 3に記載の通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えばコンピュータなどの情報機器に関し、特に、通信回線を介して他の装置と接続され、フレーム構造を有するディジタル情報の送受信を行う機能を備えた通信装置に関する。

[0002]

【従来の技術】通信機能を持つ携帯型情報端末においては、CPUの処理能力の向上、メモリの大容量化、解像度や視認性の高い液晶の開発などにより、従来パーソナルコンピュータ程度の性能が必要とされた、WWW(World Wide Web)に代表されるインターネットアクセスもこなせるものが出現している。

【0003】特に、従来の携帯電話に比較して3倍の伝送速度を持つPHSによるデータ通信サービスが開始されたことで、携帯型情報端末により、何時でも何処から 20でも、電子メールの送受信や、インターネットを通じた情報の入手やショッピングなどを行うことが、現実的なものになりつつある。

【0004】しかし、通信速度が高速になるに従い、CPUの処理に占める通信の負荷が高くなり、特にマルチメディア情報の伝達において、画面表示中の操作に対する応答性が悪化するなどの影響を受けている。また、通信装置の機能の向上は、往々にして消費電力の増大につながり、逆に携帯性を損なうような結果をもたらしている。

【0005】従来、これらの問題を解決するために、図26に示すように、CPU91で作成されたデータをトランスミッタ95を介して通信回線へ送信する通信装置において、CPU91とトランスミッタ95との間に、送信FIFO(First-In First-Out)メモリ92を設けた構成が知られている。

【0006】この構成では、FIFOメモリ監視回路93が送信FIFOメモリ92の状態に応じてCPU91へFIFO割込みを発生することによって、CPU91から送信FIFOメモリ92へ送信データの書込みを行40うと共に、この送信データの書込みとは独立して、送信タイミング発生回路94の制御に従って、送信FIFOメモリ92からトランスミッタ95へデータの送り出しが行われるようになっている。

【0007】この構成によれば、CPU91がデータを送信FIFOメモリ92へ送信してから次のデータを送信するまでの期間を長くすることができるので、この間に、CPU91が通信以外の処理を実行することが可能となっている。

【0008】また、例えば、特開平8-172426号 50 信装置において、上記送信器が、通信回線へデータを送

公報には、CPUから間欠的に送り出されるデータをISDN回線や専用データ回線等の同期データ通信回線を経由して伝送するために、FIFOによって速度整合を実現した構成が、開示されている。

【0009】また、例えば、特開平8-137663号公報には、CPUと通信インターフェイスとの間にFIFOを具備して、一つのデータの受渡しを行う毎にCPUに割り込みが発生することを防ぎ、CPUの通信に係る負荷を軽減する構成が開示されている。

10 [0010]

【発明が解決しようとする課題】しかし、上記した従来の構成はいずれも、通信データの全てをCPUが制御し、FIFO経由で、あるいは直接、通信インターフェイスに送り出すようになっており、CPUが処理しなければならないデータ量そのものは不変である。

【0011】フレーム構造を持つデータを伝送するディジタル通信においては、一般的に、送るべき有意なユーザデータがない場合であっても、通信装置間での送受信の同期維持や、通信チャネルの維持などのために、いわゆるアイドルフレームを送出しなければならない。

【0012】上記のアイドルフレームの一例としては、フレーム制御情報を含むフレームヘッダと、ユーザデータを含むデータ部と、FCS(Frame Check Sequence)等のフレームチェックとによって構成されるフレームにおいて、フレーム制御情報に含まれるデータ長を0とし、意味のない所定のデータ(いわゆるヌルデータ)として例えば連続する1を、データ部に挿入したものが考えられる。

【0013】上記した従来の構成はいずれも、ヌルデー 30 夕を含むアイドルフレームを送信する場合でも、CPU がすべてのデータ送信の処理を行わなければならず、通信にかかるCPUの負荷が大きいという問題を有していた。

【0014】例えば、パーソナルコンピュータや携帯型情報端末などの通信装置からインターネットやパソコン通信網へのアクセスを例に挙げると、通信装置側における使用者の操作には一般的に大きな時間的間隔があるので、通信装置から有意なデータが送出される頻度は少なく、アイドルフレームが連続する傾向がある。

40 【0015】本発明はこのような実情を鑑みてなされた ものであり、アイドルフレームの送信時におけるCPU と通信部分とのデータ受渡しの処理を少なくすることに より、通信にかかるCPUの負荷を低減することを目的 とする。

[0016]

【課題を解決するための手段】上記の課題を解決するために、請求項1記載の通信装置は、データを作成するCPUと、通信回線へデータを送信する送信器とを備え、上記データをフレーム形式で上記通信回線へ送出する通信装置において、上記送信器が、通信回線へデータを送

出するトランスミッタと、CPUからのデータを一時的に保持してトランスミッタへ順次転送するFIFOメモリと、ヌルデータを生成するヌルデータ発生器と、FIFOメモリおよびヌルデータ発生器と、トランスミッタとの間に設けられ、FIFOメモリおよびヌルデータ発生器のいずれか一方のデータをトランスミッタへ送出する切替手段と、上記切替手段を制御して、アイドルフレームにおけるヌルデータを送出すべき期間は、FIFOメモリからのデータの送出を中断し、ヌルデータ発生器からのヌルデータをトランスミッタへ送出させる送信タイミング発生手段とを備えたことを特徴とする。

【0017】上記の構成では、有意データを含む通常フレームの送出時には、CPUが作成したデータは、送信器のFIFOメモリへ漸次送り出されて一時的に保持された後、通信回線の通信速度に合わせてFIFOメモリから順次読みだされ、通信回線へ送出される。すなわち、通常フレームの場合には、CPUからのデータはすべてFIFOメモリを経由する。

【0018】一方、ヌルデータを含むアイドルフレームの送出時には、制御情報等を含むフレームヘッダ等はCPUから送信器のFIFOメモリを経由して送出されるが、ヌルデータの送出を開始するタイミングで、切替手段が、FIFOメモリからのデータに代えて、ヌルデータ発生器が生成したヌルデータを通信回線へ向けて送出するように切替制御を行う。ヌルデータの送信が終了すると、例えばフレームの最後のフレームチェック等がFIFOメモリから読み出されて、通信回線へ送出される。

【0019】すなわち、上記の構成によれば、アイドルフレームを送出する場合、フレームヘッダやフレームチェック等はCPUからFIFOメモリを介して送出されるが、アイドルフレームに含まれるヌルデータは、CPUおよびFIFOメモリを介することなく通信回線へ送出される。

【0020】これにより、ヌルデータを送出している間、CPUが他の処理を行うことが可能となる。それゆえ、通信にかかるCPUの負荷を軽減することができる。

【0021】請求項2記載の通信装置は、請求項1に記載の構成において、上記送信器が、送信FIFOメモリが空になったときにCPUへ割込みをかけるべく、FIFOメモリの状態を監視するFIFOメモリ監視手段をさらに備えると共に、CPUが、次に送出すべきデータがアイドルフレームである場合、上記アイドルフレームのフレームへッダをFIFOメモリへ送出した後にFIFOメモリへのデータの送出を中断し、次にFIFOメモリ監視手段から割込みが生じたときに、ヌルデータを送出すべき期間の開始を指示するヌル送信コマンドを送信タイミング発生手段へ送ることを特徴とする。

【0022】上記の構成によれば、次に送出すべきデー 50 ング発生手段が、CPUが発行するヌル送信コマンドと

タがアイドルフレームである場合、CPUは、上記アイドルフレームのフレームヘッダをFIFOメモリへ送出した後に、FIFOメモリへのデータの送出を中断す

【0023】なお、CPUからFIFOメモリへのデータの送出が中断されている間も、FIFOメモリから通信回線へのデータの送出は継続されているので、FIFOメモリ内に保持されているデータは次第に減少してゆく。FIFOメモリが空になったときに、FIFOメモリ監視手段からCPUに対して割込みが発生し、CPUは、この割込みを受けたときに、ヌルデータの送出開始を指示するヌル送信コマンドを発行する。

【0024】そして、送信タイミング発生手段が、上記のヌル送信コマンドを受けて切替手段を制御することにより、FIFOメモリからのデータに代えて、ヌルデータ発生器からのヌルデータが通信回線へ向けて送出される。

【0025】このように、上記の構成では、次に送出すべきデータがアイドルフレームである場合、FIFOメ モリが空になったときに発生する割込みを受けてCPU が発行するヌル送信コマンドに基づいて、送信タイミング発生手段が切替手段に対して切替制御を行い、CPU およびFIFOメモリを介さずに、ヌルデータ発生器からのヌルデータの送出を開始するようになっている。それゆえ、アイドルフレームを送信する場合、ヌルデータを送出している間は、CPUは他の処理を行うことが可能となる。この結果、通信にかかるCPUの負荷を軽減することができる。

【0026】請求項3記載の通信装置は、請求項1に記載の構成において、CPUが、次に送出すべきデータがアイドルフレームである場合、上記アイドルフレームのフレームへッダをFIFOメモリへ送出した後にFIFOメモリへのデータの送出を中断すると共に、次のフレームがヌルデータを含むことを示すヌル送信コマンドを送信器に与え、送信タイミング発生手段が、ヌル送信コマンドを受けて、次にFIFOメモリが空になったときを、ヌルデータを送出すべき期間の開始時点とすることを特徴とする。

【0027】上記の構成によれば、アイドルフレームを 40 送出する場合、CPUがフレームヘッダをFIFOメモリへ送出すると共に、ヌル送信コマンドを発行する。送信タイミング発生手段は、上記ヌル送信コマンドを参照し、ヌルデータの送出を開始するタイミングとなったとき、すなわち当該アイドルフレームのフレームヘッダを FIFOメモリから送出することによりFIFOメモリが空になった時点で、ヌルデータ発生器からのヌルデータの送出を開始するように、切替手段に対して切替制御を行う。

【0028】このように、上記の構成では、送信タイミング発生手段が、CPHが終行するマル学信フマンドと

FIFOメモリの状態とに基づき、ヌルデータの送信を 開始すべき適切なタイミングで切替手段に対して切替制 御を行うことによって、CPUおよびFIFOメモリを 介さずに、ヌルデータ発生器からヌルデータの送出を開 始するようになっている。それゆえ、アイドルフレーム を送信する場合、ヌル送信コマンドを発行した後は、C PUは他の処理を行うことが可能となる。この結果、通 信にかかるCPUの負荷を軽減することができる。

【0029】請求項4記載の通信装置は、請求項1に記 載の構成において、CPUが、次に送出すべきデータが 10 アイドルフレームである場合、上記アイドルフレームの フレームヘッダをFIFOメモリへ送出すると共に、上 記ヌルデータの送出の開始を指示するヌル送信コマンド を発行し、送信タイミング発生手段が、ヌル送信コマン ドを受けて、上記アイドルフレームの送出を開始した後 の所定のタイミングを、ヌルデータを送出すべき期間の 開始時点とすることを特徴とする。

【0030】上記の構成によれば、次に送出すべきデー タがアイドルフレームである場合、このアイドルフレー 的に保持される。その後、FIFOメモリに保持されて いるフレームヘッダが通信回線へ向けてまず送出され、 このフレームヘッダの送出を開始した後の所定のタイミ ングで、FIFOメモリからのデータの送出が中断され て、ヌルデータ発生器からのヌルデータの送出が開始さ れる。

【0031】なお、ヌルデータ発生器からヌルデータの 送出を開始する上記の所定のタイミングとは、例えば、 アイドルフレームの送信が開始されてから、フレームへ ッダをFIFOメモリから送出し終わるまでに要する時 間が経過した時点とすれば良い。

【0032】このように、上記の構成によれば、アイド ルフレーム内のヌルデータの開始位置が所定の位置にあ る場合に、CPUがヌルデータの送出開始のタイミング を指示することなく、所定のタイミングでヌルデータ発 生器からヌルデータの送出が行われる。また、上記ヌル データの送出は、CPUおよびFIFOメモリを介さず に行われるので、この間、CPUは他の処理を行うこと が可能となる。この結果、通信にかかるCPUの負荷を 軽減することができる。

【0033】請求項5記載の通信装置は、請求項1に記 載の構成において、FIFOメモリから送出されるフレ ームのフレームヘッダを参照し、上記フレームがアイド ルフレームであると判断した場合、送信タイミング発生 手段へヌル送信コマンドを送る送信データ監視手段が、 上記送信器にさらに設けられ、CPUが、次に送出すべ きデータがアイドルフレームである場合、上記アイドル フレームのフレームヘッダをFIFOメモリへ送出し、 送信タイミング発生手段が、送信データ監視手段からの ヌル送信コマンドを受けると、上記フレームヘッダの送 50 載の構成において、上記送信器が、ヌルデータ発生器か

出を完了した時点を、ヌルデータを送出すべき期間の開 始時点とすることを特徴とする。

【0034】上記の構成によれば、アイドルフレームを 送出する場合、CPUは、まずフレームヘッダのみをF IFOメモリへ送出する。フレームヘッダは、当該フレ ームに関する制御情報等を含んでいるので、送信データ 監視手段は、フレームヘッダを参照することによって、 そのフレームがアイドルフレームであるか否かを判断す ることができる。

【0035】送信データ監視手段によって、送出中のフ レームがアイドルフレームであると判断されると、送信 タイミング発生手段は、当該フレームのフレームヘッダ の送出が完了した時点で、FIFOメモリからのデータ の送出を中断し、ヌルデータ発生器からのヌルデータの 送出を開始する。

【0036】このように、上記の構成によれば、フレー ムヘッダに含まれている情報を利用して送信されようと するフレームがアイドルフレームであるか否かを判断す ることができるので、CPUがヌルデータの送出開始の ムのフレームヘッダがFIFOメモリへ送出されて一時 20 タイミングを指示することなく、所定のタイミングでヌ ルデータ発生器からヌルデータの送出が行われる。ま た、上記ヌルデータの送出は、CPUおよびFIFOメ モリを介さずに行われるので、この間、CPUは他の処 理を行うことが可能となる。この結果、通信にかかるC PUの負荷を軽減することができる。

> 【0037】請求項6記載の通信装置は、請求項1に記 載の構成において、アイドルフレームのヌルデータの長 さが固定長である場合、送信タイミング発生手段が、ヌ ルデータ発生器からのヌルデータの送出を開始した後 に、送出されたヌルデータの長さが上記固定長と等しい 所定の値になった時点で、ヌルデータ発生器からのヌル データの送出を中断すると共にFIFOメモリからのデ ータの送出を再開するよう切替手段を制御することを特 徴とする。

【0038】上記の構成によれば、アイドルフレーム内 のヌルデータの長さが固定長である場合には、送信タイ ミング発生手段が、ヌルデータ発生器から送出されたヌ ルデータの長さがアイドルフレーム内のヌルデータの長 さと等しくなった時点で、ヌルデータ発生器からのヌル 40 データの送出を中断し、FIFOメモリからのデータの 送出を再開する。

【0039】これにより、CPUが、ヌルデータの送出 終了のタイミングを指示することなく、所定のタイミン グでFIFOメモリからのデータの送出が再開される。 従って、CPUは、ヌルデータ発生器からのヌルデータ の送信が行われている間は、他の処理を行うことが可能 となる。この結果、通信にかかるCPUの負荷を軽減す ることができる。

【0040】請求項7記載の通信装置は、請求項1に記

30

12

ら送出されたヌルデータの長さを計数する計数手段をさらに備え、CPUが、アイドルフレームのヌルデータの 長さを送信器に与え、送信タイミング発生手段が、上記 計数手段によって計数されたヌルデータの長さとCPU から与えられたヌルデータの長さとが等しくなった時点 で、ヌルデータ発生器からのヌルデータの送出を中断すると共にFIFOメモリからのデータの送出を再開するよう切替手段を制御することを特徴とする。

【0041】上記の構成によれば、アイドルフレーム内のヌルデータの長さが可変長である場合であっても、CPUが、ヌルデータの長さを送信器に与えるので、ヌルデータ発生器から送出されたヌルデータの長さがアイドルフレーム内のヌルデータの長さと等しくなった時点で、ヌルデータ発生器からのヌルデータの送出が中断され、FIFOメモリからのデータの送出を再開することができる。

【0042】これにより、CPUがヌルデータの送出終了のタイミングを指示する必要がないので、CPUは、ヌルデータ発生器からのヌルデータの送信が行われている間は、他の処理を行うことが可能となる。この結果、通信にかかるCPUの負荷を軽減することができる。

【0043】請求項8記載の通信装置は、請求項1に記載の構成において、CPUが、次に送出すべきデータがアイドルフレームである場合、上記アイドルフレームのフレームへッダをFIFOメモリへ送出する際に、当該アイドルフレームのフレームチェックを併せてFIFOメモリへ送出することを特徴とする。

【0044】上記の構成によれば、アイドルフレームを クを2番目のア 送信する場合、まず、FIFOメモリに書き込まれたフ レームヘッダが通信回線へ送出された後、FIFOメモ 30 信が完了する。 リからのデータの送出が一時中断されて、ヌルデータ発 生器からのヌルデータが通信回線へ送出される。その 後、FIFOメモリからのデータの送出が再開された時 り、CPUが、 グおよびフレームチェックが通信回線へ送出されることにより、ア イドルフレームの送信が完了する。 数のアイドルフ

【0045】これにより、CPUは、FIFOメモリへフレームヘッダおよびフレームチェックを書き込んだ後は、他の処理を行うことが可能となる。この結果、通信にかかるCPUの負荷を軽減することができる。

【0046】請求項9記載の通信装置は、請求項1に記載の構成において、上記送信器が、ヌル送信コマンドが発行されている間、FIFOメモリから送出されたデータを、上記FIFOメモリへ再度書き込む再書込み手段をさらに備え、CPUが、複数のアイドルフレームを連続して送出する場合、最初のアイドルフレームのフレームへッダおよびフレームチェックをFIFOメモリへ書き込んだ後、FIFOメモリへのデータの送出を一時中断し、ヌルデータの送出を指示するヌル送信コマンドを継続して発行することを特徴とする。

【0047】上記の構成によれば、複数のアイドルフレームを連続して送出する場合、CPUが最初のアイドルフレームのフレームへッダおよびフレームチェックをFIFOメモリへ書き込むことにより、まず、最初のアイドルフレームのフレームヘッダがFIFOメモリから通信回線へ送出される。なお、このフレームヘッダは、再書込み手段によって、FIFOメモリへ再度書き込まれる。

【0048】その後、送信タイミング発生手段の切替制御によって、FIFOメモリからのデータの送出が一時中断されると共にヌルデータ発生器からのヌルデータが送出が開始される。ヌルデータの送出が終わると、送信タイミング発生手段の切替制御によって、FIFOメモリからのデータの送出が再開されることにより、最初のアイドルフレームのフレームチェックが通信回線へ送出され、最初のアイドルフレームの送信が完了したこととなる。なお、このフレームチェックは、再費込み手段によって、FIFOメモリへ再度費き込まれる。

【0049】このとき、CPUからは、ヌル送信コマンドが継続して発行されているので、最初のアイドルフレームの送信が完了した後、前述のようにFIFOメモリへ再度書き込まれて保持されている最初のアイドルフレームのフレームヘッダが、2番目のアイドルフレームのフレームへッダとしてFIFOメモリから通信回線へ送出される。以降、ヌルデータ発生器からヌルデータの送出を行い、同様にFIFOメモリへ再度書き込まれて保持されている最初のアイドルフレームのフレームチェックを2番目のアイドルフレームのフレームチェックを2番目のアイドルフレームのフレームチェックを2番目のアイドルフレームのフレームチェックを2番目のアイドルフレームのフレームチェックとして送出することにより、2番目のアイドルフレームの送信が完了する。

【0050】このように、FIFOメモリから送出したデータのFIFOメモリへの再書込みを行うことにより、CPUが、最初のアイドルフレームのフレームヘッダおよびフレームチェックのみをFIFOメモリへ書き込んでヌル送信コマンドを継続的に発行するだけで、複数のアイドルフレームの送信を連続して行うことができる。

【0051】すなわち、CPUは、2番目以降のアイドルフレームのフレームヘッダおよびフレームチェックを FIFOメモリへ書き込む必要がない。この結果、複数 のアイドルフレームを連続して送信する場合、通信にか かるCPUの負荷を軽減することができる。

【0052】請求項10記載の通信装置は、請求項1に記載の構成において、CPUが、複数のアイドルフレームを連続して送出する場合、ヌルデータの送出を指示するヌル送信コマンドを発行すると共に、上記複数個分のフレームヘッダおよびフレームチェックを、FIFOメモリの容量が許容する範囲でFIFOメモリへあらかじめ送出することを特徴とする。

50 【0053】上記の構成によれば、複数のアイドルフレ

40

ームを連続して送出する場合、CPUは、送出すべきア イドルフレームのフレームヘッダおよびフレームチェッ クを、FIFOメモリの容量が許容する範囲でFIFO メモリへ送出する。そして、ヌル送信コマンドを発行す ることにより、FIFOメモリから最初のフレームヘッ ダが送出された後、送信タイミング発生手段によって、 FIFOメモリからのデータの送出が一時中断されると 共にヌルデータ発生器からのヌルデータの送出が行われ る。次に、ヌルデータの送出が終わると、FIFOメモ リからのデータの送出が再開されることにより、最初の 10 に、FIFOメモリからCPUへ割込みがかかる。 アイドルフレームのフレームチェックおよび次のアイド ルフレームのフレームヘッダが順次送出される。次に再 び、ヌルデータ発生器からのヌルデータの送出が行われ る。以上の動作を繰り返すことにより、複数のアイドル フレームが連続して送信される。

【0054】このように、上記の構成によれば、CPU は、送出すべきアイドルフレームのフレームヘッダおよ びフレームチェックをFIFOメモリへ書き込んでヌル 送信コマンドを発行するだけで、送信器から、複数のア イドルフレームが連続して通信回線へ送信されることと 20 なる。すなわち、CPUは、ヌル送信コマンドを発行し た後は、次にFIFOメモリからCPUへ割込みが起こ るまで、他の処理を行うことができる。この結果、通信 にかかるCPUの負荷を軽減することが可能となる。

【0055】請求項11記載の通信装置は、請求項1に 記載の構成において、送信器が通常フレームおよびアイ ドルフレームの一方を継続して送出しているときに、次 に送出すべきデータが通常フレームおよびアイドルフレ ームの他方である場合、CPUが、FIFOメモリへの ヌル送信コマンドの送出もしくはヌル送信コマンドの取 30 下げを行って、未送出のデータを破棄させることを特徴 とすることを特徴とする。

【0056】上記の構成では、例えば送信器から通信回 線へ通常フレームの送出を連続して行っているときに、 CPUがアイドルフレームの送出を行おうとする場合、 CPUは、まずFIFOメモリへコマンドを送り、未送 出のデータを破棄させる。その後、次に送出すべきアイ ドルフレームのフレームヘッダをFIFOメモリへ書き 込むことにより、このアイドルフレームのフレームへッ ダが通信回線へ送出され、続いて、ヌルデータ発生器か 40 らヌルデータの送出が行われる。

【0057】これにより、通常フレームあるいはアイド ルフレームの送信を連続して行っている間に、アイドル フレームあるいは通常フレームの送信を割り込ませるこ とが可能となる。

【0058】請求項12記載の通信装置は、請求項1に 記載の構成において、上記送信器が、FIFOメモリの 状態を監視し、FIFOメモリの占有率が閾値に達した ときにCPUへ割込みをかけるFIFOメモリ監視手段 と、上記閾値を変更する閾値変更手段とをさらに備え、

14

上記閾値変更手段が、FIFOメモリからトランスミッ タへのアイドルフレームのフレームヘッダの送出が完了 したときに、CPUに割込みがかかるように上記閾値を 変更すると共に、送信器からアイドルフレームの送出が 完了したときに上記閾値を変更前の値に戻すことを特徴 とする。

【0059】上記の構成によれば、閾値変更手段がFI FOメモリの占有率の閾値を変更することによって、ア イドルフレームのフレームヘッダの送出が完了したとき

【0060】請求項13記載の通信装置は、フレーム構 造を持つデータを通信回線から受信する受信器と、受信 したデータを処理するCPUとを備えた通信装置におい て、上記受信器が、通信回線からデータを受け取るレシ ーバと、レシーバにて受け取ったデータを一時的に保持 してCPUへ順次転送するFIFOメモリと、受信した データがアイドルフレームである場合、アイドルフレー ム内のヌルデータを受信する期間は、受信器からCPU へのデータの転送を一時中断することを特徴とする。

【0061】上記の構成によれば、レシーバを介して通 信回線から受けとったデータは、FIFOメモリで一時 的に保持された後にCPUへ順次転送される。CPUに おいて、受信したデータがアイドルフレームであると判 断された場合、アイドルフレームにおけるヌルデータを 受信する期間は、受信器がCPUへのデータの転送を一 時中断する。

【0062】これにより、ヌルデータを受信する期間に おいて、CPUと受信器との間でデータの受渡しの処理 を少なくすることができ、通信にかかるCPUの負荷の 低減が実現される。

【0063】請求項14記載の通信装置は、請求項13 に記載の構成において、CPUが、FIFOメモリから 読み出したフレームのフレームヘッダに基づいて、上記 フレームがアイドルフレームか否かを判断し、アイドル フレームである場合には、上記フレームヘッダの後続デ ータのFIFOメモリからの読み出しを中断すると共に ヌルスキップコマンドを発行し、上記FIFOメモリ が、上記ヌルスキップコマンドが与えられると、保持し ているヌルデータを破棄することを特徴としている。

【0064】上記の構成によれば、CPUにおいて、F IFOメモリから読みだしたフレームヘッダに基づい て、受信したデータがアイドルフレームであると判断さ れた場合、CPUは、FIFOメモリからのデータの読 み出しを中断し、ヌルスキップコマンドを発行する。F IFOメモリは、このヌルスキップコマンドを受ける と、保持しているヌルデータを破棄する。

【0065】これにより、アイドルフレームのヌルデー タは、FIFOメモリからCPUへ送出されることなく 破棄されるので、アイドルフレームの受信時におけるC 50 PUと受信器との間のデータの受渡しの処理を少なくす

ることができ、通信にかかるCPUの負荷の低減を図る ことができる。

【0066】請求項15記載の通信装置は、請求項13 に記載の構成において、上記受信器が、受信したデータ の長さを計数する計数手段をさらに備え、CPUが、F IFOメモリから読み出したフレームのフレームヘッダ に基づいて、上記フレームがアイドルフレームか否かを 判断し、アイドルフレームである場合には、上記フレー ムヘッダの後続データのFIFOメモリからの読み出し を中断すると共にヌルスキップコマンドを発行し、上記 10 受信タイミング発生手段が、CPUからヌルスキップコ マンドが与えられた時点から上記計数手段で示されるヌ ルデータ期間の終了まで、FIFOメモリへのデータの 転送を一時中断するようレシーバを制御することを特徴 とする。

【0067】上記の構成によれば、CPUにおいて、F IFOメモリから読みだしたフレームヘッダに基づい て、受信したデータがアイドルフレームであると判断さ れた場合、CPUは、FIFOメモリからのデータの読 み出しを中断し、ヌルスキップコマンドを発行する。受 20 信タイミング発生手段は、このヌルスキップコマンドを 受けると、ヌルスキップコマンドを受け取った時点か ら、計数手段によって計数される受信データの長さがヌ ルデータの長さと等しくなるまで、レシーバからFIF 〇メモリへのデータの転送を一時中断させる。

【0068】これにより、アイドルフレームのヌルデー タは、FIFOメモリからCPUへ送出されないので、 アイドルフレームの受信時におけるCPUと受信器との 間のデータの受渡しの処理を少なくすることができ、通 信にかかるCPUの負荷の低減を図ることができる。

【0069】請求項16記載の通信装置は、請求項13 に記載の構成において、CPUが、FIFOメモリから 読み出したフレームのフレームヘッダに基づいて、上記 フレームがアイドルフレームか否かを判断し、アイドル フレームである場合には、上記フレームヘッダの内容か らヌルデータの長さを検出し、ヌルデータの長さをNと し、レシーバが通信回線から既に受け取ったデータ長を Mとすると、(N-M)をパラメータとしたヌルスキッ プコマンドを発行し、上記受信タイミング発生手段が、 CPUから上記ヌルスキップコマンドが与えられてか ら、長さ(N-M)のヌルデータを受信するために必要 な時間が経過するまで、FIFOメモリへのデータの転 送を一時中断するようレシーバを制御することを特徴と する。

【0070】上記の構成によれば、CPUにおいて、F IFOメモリから読みだしたフレームヘッダに基づい て、受信したデータがアイドルフレームであるか否かが 判断される。フレームヘッダは、当該フレームに関する 制御情報等を含んでおり、フレームヘッダの内容からヌ ルデータの長さを検出できる場合には、CPUは、フレ 50 を発行すると、上記受信タイミング発生手段が、CPU

ームヘッダから検出されるヌルデータの長さをNとし、 レシーバが通信回線から既に受け取ったデータ長をMと すると、(N-M)をパラメータとしたヌルスキップコ マンドを発行する。

【0071】受信タイミング発生手段は、上記のヌルス キップコマンドを受けて、長さ(N-M)のヌルデータ を受信するために必要な時間が経過するまで、FIFO メモリへのデータの転送を一時中断するようレシーバを 制御する。

【0072】これにより、アイドルフレームのヌルデー タがFIFOメモリからCPUへ送出されないので、ア イドルフレームの受信時におけるCPUと受信器との間 のデータの受渡しの処理を少なくすることができ、通信 にかかるCPUの負荷の低減を図ることができる。

【0073】請求項17記載の通信装置は、請求項13 に記載の構成において、CPUが、FIFOメモリから 読み出したフレームのフレームヘッダに基づいて、上記 フレームがアイドルフレームか否かを判断し、アイドル フレームである場合には、上記フレームヘッダの内容か らヌルデータの開始位置および長さを検出し、ヌルデー タの開始位置を先頭からK番目、長さをNとすると、当 該フレームの先頭から (K-1) 番目のデータまでをF IFOメモリから読み出したときにFIFOメモリから のデータの読み出しを中断すると共に、Nをパラメータ としたヌルスキップコマンドを発行し、FIFOメモリ が、上記ヌルスキップコマンドが与えられると、長さN のヌルデータを破棄することを特徴とする。

【0074】上記の構成によれば、CPUにおいて、F IFOメモリから読みだしたフレームヘッダに基づい て、受信したデータがアイドルフレームであるか否かを 30 判断する。フレームヘッダは、当該フレームに関する制 御情報等を含んでおり、フレームヘッダの内容からヌル データの開始位置および長さを検出できる場合には、C PUは、フレームヘッダから検出されるヌルデータの開 始位置を先頭からK番目、ヌルデータの長さをNとする と、当該フレームの先頭から (K-1) 番目のデータま でをFIFOメモリから読み出したとき、すなわちヌル データの直前のデータまでの読み出しを完了したとき に、CPUは、Nをパラメータとしたヌルスキップコマ 40 ンドを発行する。

【0075】FIFOメモリは、上記のヌルスキップコ マンドを受けて、長さNのヌルデータを破棄する。

【0076】これにより、アイドルフレームのヌルデー タがFIFOメモリからCPUへ送出されないので、ア イドルフレームの受信時におけるCPUと受信器との間 のデータの受渡しの処理を少なくすることができ、通信 にかかるCPUの負荷の低減を図ることができる。

【0077】請求項18記載の通信装置は、請求項13 に記載の構成において、CPUがヌルスキップコマンド

から上記ヌルスキップコマンドが与えられてから、上記 ヌルスキップコマンドが取り下げられるまで、FIFO メモリへのデータの転送を一時中断するようレシーバを 制御することを特徴とする。

【0078】上記の構成によれば、例えばCPUが過負荷になった場合などに、CPUがヌルスキップコマンドを発行すると、受信タイミング発生手段は、ヌルスキップコマンドが継続している間は、レシーバからFIFOメモリへのデータの転送を一時中断させる。ヌルスキップコマンドが取り下げられると、受信タイミング発生手 10段がレシーバを制御することにより、FIFOメモリへのデータの転送が再開され、次のフレームから受信が再開されることとなる。

【0079】これにより、例えばCPUが過負荷になった場合などに、アイドルフレームの受信時におけるCPUと受信器との間のデータの受渡しの処理を少なくすることができ、通信にかかるCPUの負荷の低減を図ることができる。

【0080】請求項19記載の通信装置は、請求項13に記載の構成において、上記受信器が、FIFOメモリ 20の状態を監視し、FIFOメモリの占有率が閾値に達したときにCPUへ割込みをかけるFIFOメモリ監視手段と、上記閾値を変更する閾値変更手段とをさらに備え、ヌルデータが通信回線から送信される期間は、上記閾値変更手段が、CPUに割込みがかからないように上記閾値を変更すると共に、上記期間の経過後に上記閾値を変更前の値に戻すことを特徴とする。

【0081】請求項20記載の通信装置は、請求項13に記載の構成において、上記受信器が、受信したフレームのフレームチェックを検査するフレームチェック検査 30部と、受信したデータを上記フレームチェック検査部を迂回させてFIFOメモリへ書き込む迂回手段とをさらに備え、アイドルフレームの受信時には、当該アイドルフレームのフレームチェックについては、上記迂回手段を経由してFIFOメモリへ書き込むことを特徴とする。

【0082】上記の構成によれば、アイドルフレームの 受信時には、フレームチェック検査部による検査を行わ ないことにより、ヌルデータをスキップすることによる エラーの発生を回避することができる。

[0083]

【発明の実施の形態】〔実施の形態1〕本発明の実施の一形態について図1ないし図6に基づいて説明すれば、以下のとおりである。

【0084】図1は、本発明の実施の一形態に係る通信装置の概略構成を示すブロック図である。

【0085】本通信装置は、主に、送信データの作成やコマンドを用いた種々の制御を行うCPU1と、CPU1で作成されたデータを通信回線へ送出するための送信器とによって構成されている。

【0086】送信器は、CPU1から送出されるデータを一時的に保持する送信FIFOメモリ2(FIFOメモリ)と、上記送信FIFOメモリ2の状態を監視するFIFOメモリ監視回路3(FIFOメモリ監視手段)と、上記送信FIFOメモリ2からのデータ送出タイミングを制御する送信タイミング発生回路4(送信タイミング発生手段)と、CPU1が発行する各種のコマンドを格納するコマンドレジスタ6とを備えている。

【0087】送信器は、さらに、通信回線を介して接続される他装置に対してデータを送出するために、通信回線へ送信データを送出するトランスミッタ5と、ヌルデータ発生器7と、切替回路8(切替手段)とを備えている。なお、上記の通信回線はディジタル方式の回線であれば、有線あるいは無線のいずれであっても良い。

【0088】ヌルデータ発生器7は、後に詳述するが、フレーム内のデータ部分がヌルデータである場合に、トランスミッタ5へ送出するためのヌルデータを発生するための構成である。

【0089】切替回路8は、送信タイミング発生回路4からのデータ切替制御の下で、トランスミッタ5へ送出するデータを、送信FIFOメモリ2から送出されるデータと送信タイミング発生回路4から送出されるデータとの間で切替える。

【0090】送信FIFOメモリ2は、例えばRAM(Random Access Memory)によって構成され、CPU1から送出された書込みデータを一時的に保持する。上記書込みデータとは、フレームのヘッダ部分、データ部分、およびフレーム終わりのFCS等のフレームチェック部分等である。

0 【0091】送信FIFOメモリ2は、これらの書込みデータを、CPU1から送出された順に、送信タイミング発生回路4からの送信クロックに合わせて、送信データとして切替回路8へ送出する。

【0092】また、送信FIFOメモリ2は、FIFOメモリ監視回路3へFIFO監視信号を供給する。上記のFIFO監視信号には、送信FIFOメモリ2が保持しているデータ数が送信FIFOメモリ2の容量に占める割合等の情報が含まれている。

【0093】FIFOメモリ監視回路3は、上記FIF 40 O監視信号に応じて、CPU1へフレームデータアクセスの要求を行うための複数条件の割り込み(FIFO割込み)を発生する。

【0094】送信タイミング発生回路4は、トランスミッタ5からの通信クロックに基づいて、送信FIFOメモリ2から切替回路8へ送信を行うタイミングを決定し、送信FIFOメモリ2に対して送信クロックを供給する

【0095】本通信装置を含む通信システム上のデータ はフレーム構造を有するディジタルデータである。すな 50 わち、CPU1は、図2に示すように、フレームヘッダ

16と、ユーザデータが書き込まれるデータ部17と、 フレームチェック18とによって構成されるフレーム1 5を、送信データとして作成する。

【0096】フレームヘッダ16は、フレーム制御情報 16aと、データ長16bとを含んでいる。本実施形態 では、データ部17が有意データである場合には、CP U1によって、上記データ長16bにデータ部17の長 さが書き込まれるが、データ部17がヌルデータである 場合には、上記データ長16bには"000000" が書き込まれる。

【0097】なお、ヌルデータとしては、意味のない所 定のデータ (例えば連続する1) などがデータ部17に 書き込まれる。

【0098】フレームチェック18には、FCS等のチ エックワードが書き込まれる。

【0099】以上のような構成を備えた通信装置におい て、CPU1で作成されたフレームを送信する場合の処 理について、フレーム15がデータ部17に有意データ を含む通常フレームの場合と、データ部17にヌルデー タのみを含むアイドルフレームの場合とに分けて、以下 20 ム15の書込み処理が終了であると判断された後に実行 に説明する。

【0100】 (通常フレームの送信) ここで、データ部 17に有意データを含むフレーム15(以下、通常フレ ームと賞する) を送信する場合の処理について説明す る。

【0101】送信FIFOメモリ2は、上述のように、 CPU1から書き込まれたフレームヘッダ16の部分、 データ部17の部分、およびフレーム終わりのFCS等 のフレームチェック18の部分からなるフレーム15す べてを保持し、通信回線に適合した通信クロックを受け 30 た送信タイミング発生回路4からの送信クロックに合わ せて、切替回路8ヘフレーム15を送信する。

【0102】この場合、図2(通常フレーム送信時)に 示すように、切替回路8は、送信FIFOメモリ2とヌ ルデータ発生器7との間のデータ切替えを行わず、送信 FIFOメモリ2からの送信データのみが、トランスミ ッタ5を経由して通信回線に送出される。

【0103】上記の動作について、図3および図4を参 照しながら説明すると以下のとおりである。

【0104】最初は、送信FIFOメモリ2が空である 40 ため、図3に示すように、FIFOメモリ監視回路3が 送信FIFOメモリ2から"エンプティ"のステータス 表示を受ける。これを受けて、FIFOメモリ監視回路 3がCPU1へFIFO割込みをかけることにより、フ レーム送信が開始される。

【0105】図4に示すように、FIFO割込みが発生 すると、CPU1は送信FIFOメモリ2がフルである か否かのチェックを行う(S1)。最初は、送信FIF Oメモリ2は空であるので(S1にてNO)、次のS2 へ進み、次に送信されるフレームがアイドルフレームで 50 らFIFOメモリ監視回路3へ、"スレッシュヒット"

あるか否かのチェックを行う(S2)。

【0106】ここでは、データ部17はヌルデータでは なく有意データであるので (S2にてNO)、S7へ移 行して、CPU1が、送信FIFOメモリ2へフレーム 15すべての曹込みを行う。

【0107】次に、送信FIFOメモリ2がフルか否か のチェックを行い(S8)、フルであれば(S8にてY ES)、送信FIFOメモリ2へのフレーム15の書込 み処理を中断する。フルでなければ(S8にてNO)、 10 フレーム 15 の 書込み処理が終了か否かのチェックを行 う(S9)。S9にてフレーム15の書込み処理が終了 でなければ、S7へ戻る。

【0108】ここで、送信FIFOメモリ2の深度がフ レーム長より浅い場合は、フレーム書込み終了より以前 に、図3に示すように、FIFOメモリ監視回路3は送 信FIFOメモリ2からフルのステータス表示を受け て、S8のチェックの結果がYESとなり、フレーム書 込み処理が中断される。

【0109】なお、図4に示すように、S9にてフレー される、送信FIFOメモリ2の閾値を初期化する処理 (S10b) については、送信FIFOメモリ2の閾値 を変更する処理(S10a)と共に、後に詳しく説明す る。

【0110】一方、送信FIFOメモリ2から切替回路 8へのデータ送り出しは、CPU1からの書込みとは独 立に実行されており、図5に示すように、フレーム送信 が開始されると、送信タイミング発生回路4は、まず、 送出すべきデータがフレーム途中のデータか否かのチェ ックを行う(S11)。

【0111】最初は、送出すべきデータは、フレーム先 頭のデータすなわちフレームヘッダ16であるので(S 11にてYES)、送信タイミング発生回路4は、切替 回路8を制御することにより、送信FIFOメモリ2か らデータを送信する(S12)。

【0112】次に、ヌルデータの送信が開始されたか否 かのチェックを行う(S13)が、ここでは、データ部 17は有意データであることを前提としているので(S 13にてNO)、S11へ戻る。

【0113】フレーム長よりも送信FIFOメモリ2の 深度が浅い場合には、図4に示すように、CPU1から の書込みが一時中断される。書込みが中断されている間 も、送信FIFOメモリ2から切替回路8へのデータ送 信は継続されるので、送信FIFOメモリ2内のデータ 数は減少してゆく。

【0114】その後、送信FIFOメモリ2内のデータ の送信が完了するより前に、送信FIFOメモリ2に未 送信のまま残っているデータ数が、所定の数kとなった ところで、図3に示すように、送信FIFOメモリ2か を表すFIFO監視信号が送られる。

【0115】FIFOメモリ監視回路3は、上記FIF O監視信号を受けて、CPU1へFIFO割込みを発生 する。CPU1は、このFIFO割込みを受けて、送信 FIFOメモリ2へのフレーム15の残りデータの書込 みを再開する。

【0116】以上のように、送信FIFOメモリ2のス テータスに応じたFIFO割込みにより、送信FIFO メモリ2への曹込みと送信FIFOメモリ2からの読み 出しとが拮抗して、フレーム15のすべての送信が完了 10 する。なお、上述の説明から明らかなように、通常フレ ームの送信処理には、ヌルデータ発生器7は関与しな 1,0

【0117】(アイドルフレームの送信)次に、アイド ルフレームの送信処理について説明する。

【0118】 CPU1は、アイドルフレームの送信を行 う場合、まず、フレーム制御情報16aに続くデータ長 16 bとして、例えば"000000"をセットした フレームヘッダ16を、送信FIFOメモリ2へ書き込 むと共に、ヌル送信コマンドを発行する。CPU1から 20 発行されたヌル送信コマンドは、コマンドレジスタ6に 保持される。

【0119】アイドルフレームの送信の場合、コマンド レジスタ6に保持されたヌル送信コマンドに従って、送 信タイミング発生回路4が、切替回路8に対してデータ 切替制御を行うことにより、トランスミッタ5へ送出さ れるデータが、送信FIFOメモリ2より送出されるデ ータとヌルデータ発生器7より送出されるデータとの間 で切替えられる。

【0120】具体的には、切替回路8は、送信タイミン グ発生回路4の制御に従って、図2における「アイドル フレーム送信時」に示すように、送信FIFOメモリ2 からフレームヘッダの送出が完了した時点で、送信FI FOメモリ2からトランスミッタ5へのデータの送信を 中断(OFF)し、ヌルデータ発生器 7 からトランスミ ッタ5へのデータの送信を開始(ON)する。

【0121】また、切替回路8は、ヌルデータ送信の終 了後には、送信タイミング発生回路4の制御に従って、 図2における「アイドルフレーム送信時」に示すよう に、ヌルデータ発生器 7 からトランスミッタ 5 へのデー 40 い。 タの送信を中止(OFF)し、送信FIFOメモリ2か らのデータの送信を再開(ON)する。

【0122】ここで、アイドルフレームの送信を行う場 合のCPU1および送信タイミング発生回路4等の処理 について、図4および図5のフローチャートをそれぞれ 参照しながら説明する。

【0123】まず、CPU1の動作について説明する。 フレーム送信を開始する前は、送信FIFOメモリ2が 空であるため、図3に示すようにFIFOメモリ監視回

テータス表示を受ける。これを受けて、FIFOメモリ 監視回路3がCPU1へFIFO割込みをかけることに より、フレーム送信が開始される。

【0124】FIFO割り込みが発生すると、図4に示 すように、CPU1は、まず、送信FIFOメモリ2が フルか否かのチェックを行う(S1)。最初は送信FI FOメモリ2が空であるので(S1にてNO)、次のS 2において、次のフレーム15がアイドルフレームか否 かのチェックを行う。

【0125】ここでは、データ部17がヌルデータであ るアイドルフレームの送信を想定しているので(S2に てYES)、CPU1は、フレーム15のフレームへッ ダ16及びフレームチェック18を、送信FIFOメモ リ2へ書き込む(S3)。このとき、フレームヘッダ1 6のデータ長16bには、CPU1によって、上述のよ うに、アイドルフレームの識別記号としての"0000 000"がセットされている。

【0126】次に、CPU1は、ヌル送信コマンドを発 行する(S4)。発行されたヌル送信コマンドは、コマ ンドレジスタ6に保持される。

【0127】次に、CPU1は、送信FIFOメモリ2 がフルか否かのチェックを行い(S5)、送信FIFO メモリ2がフルであれば(S5にてYES)、フレーム 15の書込み処理を中断する。フルでなければ (S5に てNO)、フレーム15の書込み処理が終了か否かのチ ェックを行う(S6)。S6にてフレーム15の書込み 処理が終了でなければ、S3へ戻る。

【0128】一方、フレーム15の曹込み処理を終了す る場合(S6にてYES)は、送信FIFOメモリ2の 閾値を変更する処理を行い(S10a)、その後、処理 を終了して再びFIFO割込みがかかるのを待つ。な お、このS10aの処理については、S10bの処理と 共に、後に詳しく説明する。

【0129】通常、フレームヘッダ16およびフレーム チェック18を合わせた長さより、送信FIFOメモリ 2の深度は十分深いので、アイドルフレームを送信する 場合には、フレームの書込み終了より以前に、図3に示 すように、FIFOメモリ監視回路3が送信FIFOメ モリ2からフルのステータス表示を受ける可能性は低

【0130】従って、S5において送信FIFOメモリ 2がフルと判断されるまで、複数個分のアイドルフレー ムのフレームヘッダ16およびフレームチェック18を 連続して送信FIFOメモリ2へ書き込み、CPU1が ヌル送信コマンドを継続的に発行することにより、複数 のアイドルフレームを連続して送信することも可能であ

【0131】なお、複数のアイドルフレームを連続して 送信している途中に、通常フレームを速やかに送信する 路3が、送信FIFOメモリ2から"エンプティ"のス 50 必要が生じた場合には、CPU1は、ヌル送信コマンド

-12-

を取下げる。

【0132】この場合、ヌル送信コマンドの取下げを受けて、送信タイミング発生回路4が、送信FIFOメモリ2内の未送信のデータを破棄すると共に、CPU1が上記通常フレームを送信FIFOメモリ2へ書き込む。【0133】これにより、複数のアイドルフレームの送信途中に通常フレームを送信する必要が生じた場合にも、速やかに当該通常フレームを送信することができる。

【0134】次に、送信FIFOメモリ2に書き込まれ 10 たデータのトランスミッタ5への送り出しの処理について説明する。送信FIFOメモリ2からのデータの送り出しは、通常フレームの送信の場合と同様に、送信タイミング発生回路4の制御に従って、CPU1から送信FIFOメモリ2への書込みとは独立して実行されている。

【0135】図5に示されるように、フレーム送信が開始されると、まず、送信タイミング発生回路4は、送信FIFOメモリ2から送信しようとするデータがフレーム途中のデータであるか否かのチェックを行う(S11)。最初は、送信すべきデータはフレーム先頭のデータ(フレームヘッダ16)であるので、その次のS12にて、送信FIFOメモリ2から切替回路8へのデータの送信を実行する(S12)。

【0136】次に、送信タイミング発生回路4は、ヌルデータの送信を開始すべきか否かのチェックを行う(S13)が、ここでは、上記S4においてヌルデータ送信のコマンドが発行されているので(S13にてYES)、フレームヘッダ16の送信を完了すると、ヌルデータ発生器7からヌルデータを送信する処理を開始する(S14)。

【0137】ヌルデータの送信を行っている間は、送信 FIFOメモリ2からのデータの読み出しは行われない ので、FIFO割り込みが発生する可能性は低い。ヌル データの期間を完了する(S15にてYES)と、送信 FIFOメモリ2からのデータ送信を再開することによ り、フレームチェック18が送信FIFOメモリ2から 切替回路8に送信され、フレームの送信が完了する。

【0138】以上のように、本実施の形態に係る構成では、アイドルフレームを送信する場合には、CPU1か 40 ら発行されるヌル送信コマンドに基づいて、フレーム15のデータ部17 (ヌルデータ)を送信する期間には、送信FIFOメモリ2に書き込まれて保持されたデータではなく、ヌルデータ発生器7からのヌルデータが、切替回路8を介してトランスミッタ5へ送出される。

【0139】これにより、アイドルフレームを送信する場合に、CPU1と送信FIFOメモリ2との間のデータ受渡しの処理を少なくできるので、通信に係るCPU1の負荷を低減することができる。

【0140】一方、通常フレームの送信を連続して行っ 50

ているときに、この通常フレームの送信を中断してアイドルフレームの送信を行う場合の処理手順は、下記のとおりである。

【0141】通常フレームの送信を連続して行っている場合、CPU1は、送信FIFOメモリ2へ、連続する通常フレームのデータ部(有意データ)を書き込んでおくが、これらの通常フレームの送信が何らかの理由により不用になった場合、CPU1は、ヌル送信コマンドを発行して待機する。

【0142】送信タイミング発生回路4は、送信FIFOメモリ2に蓄積されたデータフレームの内、送信中のデータフレームの送信を完了し終わったところで、コマンドレジスタ6に保持されたCPU1からのヌル送信コマンドに従って、送信FIFOメモリ2に残っているデータフレームをすべて破棄する。

【0143】これにより、待機中のCPU1に対してFIFOメモリ監視回路3から送信FIFOメモリ2がエンプティである旨の割込みが発生する。CPU1は、この割込みにより、アイドルフレームの送信タイミングを20 認識して、アイドルフレーム中のヌルデータ以外のデータを送信FIFOメモリ2へ書き込む。

【0144】以降、送信タイミング発生回路4は、コマンドレジスタ6に保持されたヌル送信コマンドに従って、図2において「アイドルフレーム送信時」に示すように、フレーム内のヌルデータを送信するタイミングで、送信FIFOメモリ2からのデータの送信を一時中断すると共に、ヌルデータ発生器7からのヌルデータの送信を開始する。

【0145】送信タイミング発生回路4は、ヌルデータ 30 送信の終了後は、一時中断していた送信FIFOメモリ 2からのデータの送信を再開する。

【0146】上記したように、ヌルデータを含まない通常フレームを継続して送信している間においても、CPU1からヌル送信コマンドを与えると、未送出のフレームを送信FIFOメモリ2から自動的に破棄し、次の送信タイミングで、アイドルフレームの送信が開始されることとなる。

【0147】以上のように、本実施形態に係る通信装置は、アイドルフレームの送信時に、CPU1と送信FIFOメモリ2との間のデータの受渡し処理が少なくて済むので、通信にかかるCPU1の負荷を低減できるという効果を奏する。

【0148】また、上記した構成において、図4に示したように、FIFOメモリ2の占有率の閾値を適宜変更する(S10a)と共に、通常フレームの送信を完了した後に上記閾値を初期化する(S10b)ことによって、FIFOメモリ2からトランスミッタ5へのアイドルフレームのヘッダの送出が完了した時に、CPU1へ割込みがかかるようにすることができる。

【0149】すなわち、CPU1は、通常の処理プログ

ラムを実行しているとき、スレッシュヒットの割込みが 発生してから、割込み処理のプログラムを実行して、元 の通常の処理プログラムに戻るまで、各種変数や状態フ ラグ等の一時退避を行わねばならない。この結果、実際 に割込み処理プログラムを実行して次の送信データを送 信FIFOメモリ2へ書き込むまでに、このオーバーへ ッドによるタイムラグが生じる。

【0150】この間にも、送信器は通信回線へ送信デー タを送出しており、CPU1が送信FIFOメモリ2へ リ2に残っている送信データは閾値よりも更に少なくな っている。

【0151】送信FIFOメモリ2の閾値レベルは、C PU1へスレッシュヒットの割込みを発生してから、実 際にCPU1が送信FIFOメモリ2へ次のデータの書 込みを行うまでのタイムラグを補償できる時間に基づい て設定しておく必要があり、この値は通信回線の速度と CPU1の処理速度とによって適当な値を選ぶことが好 ましい。

込みを受けて送信FIFOメモリ2に送信データを書込 み、通常の処理プログラムに戻るまでに、通信回線に3 バイトが送出されるとすると、閾値は4バイト以上に設 定しておく必要がある。

【0153】ここで、送信FIFOメモリ2の閾値を動 的に変更する場合の処理について、図6(b)に示すタ イミングチャートを参照しながら説明する。なお、図6 (a) は、比較のために、閾値を所定の値に固定した場 合のタイミングチャートである。

【0154】仮に上記の条件で、フレームヘッダの長さ が1バイト、フレームチェックシーケンスの長さが1バ イト、データの長さが6バイトの計8バイトのフレーム にて通信を行い、送信FIFOメモリ2の深度が10バ イト、閾値が4バイトの場合、CPU1にスレッシュヒ ットの割込みが発生したとすると、次のフレームを書き 込む時は、送信FIFOメモリ2には1番目のフレーム の1バイトだけが残っている。このため、CPU1は、 ここで、2番目の通常フレーム8バイトの送信FIFO メモリ2への書き込み処理を終える。

【0155】この時点で、送信FIFOメモリ2には閾 40 値(4バイト)を上回るデータが格納されているので、 送信FIFOメモリ2から通信回線へのデータ送出が繰 り返される。その後、送信FIFOメモリ2に格納され ているデータの長さが、再び閾値(4バイト)と等しく なったところで、上記のようにスレッシュヒットの割込 みが発生する。

【0156】次に、3番目のフレームはヌルデータが含 まれたアイドルフレームであるとすると、 CPU1は、 フレームヘッダ1バイトとフレームチェックシーケンス き込んで、ヌル送信コマンドを発行することとなる。 【0157】この時点では、送信FIFOメモリ2には 3バイトだけが書き込まれているため、閾値を上回って

はおらず、割込み処理を終了しても直ちにスレッシュヒ ットの割込みがかかってしまう。

【0158】また、この時点は、ヌルデータ発生器7か らのヌルデータの送信が実行されている期間内にあり、 送信FIFOメモリ2に3番目のフレームのフレームチ

ェックシーケンスの1バイトだけを残した状態で、送信 送信データの書込みを行う時点では、送信FIFOメモ 10 FIFOメモリ2からの読み出しが停止しているため、 アンダーランエラーが発生することはない。

【0159】次の4番目のフレームもアイドルフレーム である場合には、CPU1はここでもフレームヘッダ1 バイトとフレームチェックシーケンス1バイトの計2バ イトだけを、送信FIFOメモリ2へ書き込んで割込み 処理を終了する。しかし、この時点ではまだ閾値を上回 ってはおらず、割込み処理を終了しても、直ちにスレッ シュヒットの割込みがかかるが、既に4番目のフレーム は書込み済みであり、5番目のフレームが未定であれ 【0152】例えば、CPU1がスレッシュヒットの割 20 ば、この割込みに対しては書き込むべきデータがなく、 CPU1の処理効率を悪化させてしまう。

> 【0160】そこで、次がアイドルフレームである場 合、割込み処理の中で閾値を適切な値に変更する必要が ある。上記の例の場合、ヌル送信コマンドの発行と同時 に送信FIFOメモリ2の閾値を2バイトに変更すれ ば、3番目のアイドルフレーム2バイトを書き込んだ時 点で、送信FIFOメモリ2には閾値を上回るデータが 格納されており、CPU1は、割込み処理を終了した時 点で、通常処理に戻ることができる。

> 【0161】この場合でも、送信FIFOメモリ2には あまりデータが残っていないために、しばらくすると、 CPU1にスレッシュヒットの割込みが発生するが、こ の時点では、ヌルデータ発生器 7 からのヌルデータの送 信が実行されている期間であり、送信FIFOメモリ2 に3番目のフレームのフレームチェックシーケンスの1 バイトだけを残した状態で、送信FIFOメモリ2から の読み出しは停止している。これにより、この場合も、 アンダーランエラーが発生することはない。

> 【0162】次の4番目のフレームもアイドルフレーム である場合には、閾値は2バイトのままで、CPU1は ヘッダ1バイトとフレームチェックシーケンス1バイト の計2バイトだけを送信FIFOメモリ2へ書き込ん で、割込み処理を終了する。この時点でも、3番目のフ レームのヌルデータの送信が、ヌルデータ発生器 7から のヌルデータの送信として実行されている期間であるた め、CPU1は、通常処理に戻ることができる。

【0163】3番目のアイドルフレームのヌルデータの 送信が終了し、3番目のフレームチェックシーケンスが 送信されたところで、送信FIFOメモリ2には、4番 1バイトの計2バイトだけを送信FIFOメモリ2へ書 50 目のフレームヘッダとフレームチェックシーケンスの2

バイトだけが格納されており、CPU1にはスレッシュ ヒットの割込みが発生する。

【0164】次の5番目のフレームが通常フレームであ る場合には、ここで8バイトを書き込むと共に、閾値を 初期化することによって元の値(4バイト)に戻して、 割込み処理を終了する。この時点でこの例における1番 目の通常フレームの送信の状態に戻る。

【0165】このようにして、ヌルデータの送信の時に 送信FIFOメモリ2の閾値を適切な値に動的に変更す ることで、CPU1の通常処理の効率を低下させること 10 する。 なくヌルデータの送信を実行することが可能となる。

【0166】〔実施の形態2〕本発明の実施に係る他の 形態について、図7に基づいて説明すれば、以下のとお りである。なお、前記した実施の形態1で説明した構成 と同様の機能を有する構成には、同一の符号を付記し、 その説明を省略する。

【0167】本実施形態に係る通信装置は、図7に示す ように、コマンドレジスタ6を持たず、送信データ監視 回路9(送信データ監視手段)を備えた点において、実 施の形態1に係る通信装置と異なっている。

【0168】送信データ監視回路9は、送信FIFOメ モリ2から読みだしたフレーム15のフレームヘッダ1 6の情報に基づいて、同フレーム15がアイドルフレー ムであるか否かを判断し、その判断結果を、ヌル送信コ マンドとして送信タイミング発生回路4へ与える。

【0169】すなわち、送信FIFOメモリ2から切替 回路8へ、上記送信FIFOメモリ2に保持されている フレーム15のフレームヘッダ16部分が送信されると 同時に、上記フレームヘッダ16は送信データ監視回路 9へも送られる。

【0170】送信データ監視回路9は、送信FIFOメ モリ2に保持されているフレーム15がアイドルフレー ムであるか否かを、フレームヘッダ16のデータ長16 bの内容を調べることによって判断する。すなわち、デ ータ長16bに"000000"がセットされていれ ば、当該フレーム15は、アイドルフレームであるとす る。

【0171】これにより、フレームヘッダ16の送信が 完了した時点で、送信データ監視回路9は、当該フレー ム15がアイドルフレームであると判断すれば、送信タ イミング発生回路4ヘヌル送信コマンドを送る。

【0172】送信タイミング発生回路4は、ヌル送信コ マンドを受けると、送信FIFOメモリ2からのデータ の読み出しを中断し、ヌルデータ発生器 7 からのヌルデ ータの送信を行うように、切替回路8に対してデータ切 替制御を行う。

【0173】なお、ヌルデータの送信終了後は、送信タ イミング発生回路4のデータ切替制御に基づいて、切替 回路 8 が、一時中断されていた送信FIFOメモリ2か らのデータの送信を所定のタイミングで再開することに 50

より、フレーム15のフレームチェック18が送信FI FOメモリ2から切替回路8を介してトランスミッタ5 へ送出される。これにより、アイドルフレームの送信が 完了する。

【0174】以上のように、本実施形態に係る通信装置 は、送信データ監視回路9を備えたことにより、送信F IFOメモリ2から切替回路8へ送信されるフレームへ ッダ16の内容に基づいて、送信FIFOメモリ2に保 持されているフレームがアイドルフレームか否かを判断

【0175】それゆえ、アイドルフレームを送信する際 にCPU1からヌル送信コマンドを発行する必要がなく なるので、通信にかかるCPU1の負荷をさらに軽減す ることが可能となる。

【0176】 [実施の形態3] 本発明の実施に係る他の 形態について、図8に基づいて説明すれば、以下のとお りである。なお、前記した各実施の形態で説明した構成 と同様の機能を有する構成には、同一の符号を付記し、 その説明を省略する。

【0177】本実施形態に係る通信装置は、図8に示す 20 ように、前記した実施の形態1に係る通信装置に対し、 データカウンタ10(計数手段)を追加した構成であ

【0178】CPU1は、次に送信すべきフレームがア イドルフレームである場合、ヌル送信コマンドを発行す る前に、データカウンタ10に、ヌルデータの長さしを 初期値として予め与えておく。

【0179】送信タイミング発生回路4は、コマンドレ ジスタ6に保持されたCPU1からのヌル送信コマンド に従って、図2に示すように、フレーム15内のデータ 部17の送信を開始するタイミングで、CPU1から書 き込まれた送信FIFOメモリ2のデータの送信を一時 中断すると共に、ヌルデータ発生器7からのヌルデータ の送信を行うように、切替回路8に対してデータ切替制 御を行う。これにより、ヌルデータ発生器7から切替回 路8を介してトランスミッタ5へのヌルデータの送信が 開始される。

【0180】同時に、送信タイミング発生回路4は、デ ータカウンタ10に対して、データ送信タイミングに同 40 期したカウントタイミングの供給を開始する。データカ ウンタ10は、カウントタイミングに基づき、ヌルデー タを1単位送信する度に、初期値しから1ずつ減じてい き、0になったところで、ヌル送信期間の終了を送信タ イミング発生回路4へ通知する。

【0181】送信タイミング発生回路4は、ヌル送信期 間終了の通知を受けて、切替回路8に対してデータ切替 制御を行い、トランスミッタ5への送信データを、ヌル データ発生器 7 からのヌルデータから、送信FIFOメ モリ2からのデータへ切り替える。

【0182】これにより、一時中断されていた送信FI

30

FOメモリ2からのデータの送信が再開されるので、フ レーム15のフレームチェック17が、切替回路8を介 して送信FIFOメモリ2からトランスミッタ5へ送信 され、フレーム15の送信が完了したこととなる。

【0183】以上のように、本実施形態に係る通信装置 では、アイドルフレームの送信の際に、CPU1が、デ ータカウンタ10ヘヌルデータの長さを予め与える構成 である。これにより、送信タイミング発生回路4が、上 記ヌルデータの長さに応じた期間、送信FIFOメモリ データの送信を行う。

【0184】それゆえ、フレーム15中のデータ部17 の長さが可変である場合でも、アイドルフレームの送信 時に、CPU1と送信FIFOメモリ2との間のデータ 受渡しの処理を少なくすることができ、通信に係るCP U1の負荷を軽減することが可能となる。

【0185】〔実施の形態4〕本発明の実施に係る他の 形態について、図9に基づいて説明すれば、以下のとお りである。なお、前記した各実施の形態で説明した構成 と同様の機能を有する構成には、同一の符号を付記し、 その説明を省略する。

【0186】本実施形態に係る通信装置は、図9に示す ように、実施の形態3で説明した通信装置に対して、デ ータ長レジスタ11と、比較回路12とを追加した構成 である。

【0187】CPU1は、次に送信すべきフレームが長 さLのヌルデータを含むアイドルフレームである場合、 ヌル送信コマンドを発行する前に、データ長レジスタ1 1にヌルデータの長さしを初期値として与えておく。

は、初期値として0がセットされている。

【0189】送信タイミング発生回路4は、コマンドレ ジスタ6に保持されたCPU1からのヌル送信コマンド に従って、切替回路8に対してデータ切替制御を行い、 フレーム15内のデータ部17の送信を開始するタイミ ングで、CPU1から書き込まれた送信FIFOメモリ 2のデータの送信を一時中断すると共に、ヌルデータ発 生器 7 からのヌルデータの送信を開始する。

【0190】同時に、送信タイミング発生回路4は、デ ータカウンタ10に対して、データ送信タイミングに同 40 期したカウントタイミングの供給を開始する。データカ ウンタ10では、上記カウントタイミングに基づき、ヌ ルデータを1単位送信する度に、データカウンタ10の 値に1ずつ加算していく。

【0191】比較回路12は、データカウンタ10の値 とデータ長レジスタ11の値とを比較しており、これら の値が等しくなったところで、ヌル送信期間の終了を、 送信タイミング発生回路4へ通知する。すなわち、デー タカウンタ10の値がヌルデータの長さLになったとこ ろで、ヌル送信期間終了の通知がなされる。

【0192】送信タイミング発生回路4は、ヌル送信期 間終了の通知を受けて、切替回路8に対してデータ切替 制御を行う。このデータ切替制御によって、切替回路8 からトランスミッタ5へ送信されるデータは、ヌルデー タ発生器 7 からのヌルデータのから、一時中断されてい た送信FIFOメモリ2からのデータに切り替えられ る。

【0193】以上のように、本実施形態に係る通信装置 では、CPU1が送信しようとするアイドルフレームに 2からの送信を中断してヌルデータ発生器7からのヌル 10 含まれるヌルデータの長さLがデータ長レジスタ11に 与えられると共に、データカウンタ10にて、ヌルデー タ発生器 7 から送信されたヌルデータの長さが計数され る構成である。

> 【0194】そして、上記通信装置は、ヌルデータ発生 器7から送信されたヌルデータの長さが、上記アイドル フレームに含まれるヌルデータの長さLと等しくなった ところで、送信FIFOメモリ2からの送信を再開する ようになっている。

> 【0195】これにより、フレーム15中のデータ部1 7の長さが可変である場合でも、フレーム中のデータ部 17の送信期間、すなわちヌルデータの送信期間では、 送信FIFOメモリ2からの送信が中断され、ヌルデー タ発生器 7 からのヌルデータが切替回路 8 を介してトラ ンスミッタ5から通信回線へ送出される。

【0196】それゆえ、アイドルフレームの送信時に、 CPU1と送信FIFOメモリ2との間のデータ受渡し の処理が少なくなるので、通信に係るCPU1の負荷を 軽減することが可能となる。

【0197】 [実施の形態5] 本発明の実施に係る他の 【0188】なお、データカウンタ10(計数手段)に 30 形態について、図10および図11に基づいて説明すれ ば、以下のとおりである。なお、前記した各実施の形態 で説明した構成と同様の機能を有する構成には、同一の 符号を付記し、その説明を省略する。

> 【0198】本実施形態に係る通信装置は、図10に示 すように、前記した実施の形態4の通信装置に対し、デ ータカウンタ101 (計数手段) を追加した構成であ る。

【0199】CPU1は、次に送信すべきフレーム15 が、図11に示すように、フレーム先頭からM番目を開 始位置として長さしのヌルデータを含む場合、ヌル送信 コマンドを発行する前に、上記フレーム15におけるヌ ルデータの開始番地Mを、初期値としてデータカウンタ 10に与えておく。また、CPU1は、データカウンタ 101に、ヌルデータの長さLを初期値として与えてお

【0200】送信タイミング発生回路4は、コマンドレ ジスタ6に保持されたCPU1からのヌル送信コマンド に従って、フレーム15の送信を開始した時点から、デ ータカウンタ10に対し、データ送信タイミングに同期 50 したカウントタイミングの供給を開始する。

【0201】データカウンタ10は、カウントタイミン グの1単位時間が経過する度に、初期値Mから1ずつ減 じていき、その値が0になったところで、ヌルデータの 送信開始 (ヌル送信開始) を送信タイミング発生回路 4 へ通知する。すなわち、このヌル送信開始が送信タイミ ング発生回路4へ通知されるタイミングは、アイドルフ レーム内のヌルデータの送信を開始すべきタイミングに 一致する。

【0202】送信タイミング発生回路4は、データカウ ンタ10からのヌル送信開始の通知を受けて、切替回路 8に対してデータ切替制御を行い、CPU1から書き込 まれた送信FIFOメモリ2のデータの送信を一時中断 すると共に、ヌルデータ発生器 7 からのヌルデータの送 信を開始する。

【0203】また、送信タイミング発生回路4は、デー タカウンタ10からヌル送信開始の通知を受けると同時 に、データカウンタ101に対して、データ送信タイミ ングに同期したカウントタイミングの供給を開始する。 【0204】データカウンタ101は、上記カウントタ イミングの1単位時間が経過する度に、初期値しから1 20 ずつ減じていき、その値が0になったところで、ヌル送 信期間の終了を、送信タイミング発生回路 4 へ通知す

【0205】すなわち、前述のヌル送信開始が送信タイ ミング発生回路4へ通知されるタイミングから、ここで のヌル送信期間の終了が送信タイミング発生回路4へ通 知されるタイミングまでの時間は、長さLのヌルデータ を通信回線へ送出するために要する時間と等しい。

る。

【0206】送信タイミング発生回路4は、ヌル送信期 間終了の通知を受けて、切替回路8に対してデータ切替 30 制御を行う。このデータ切替制御により、切替回路8 は、トランスミッタ5へ送信するデータを、ヌルデータ 発生器 7 からのヌルデータから、送信FIFOメモリ2 からのデータへ切り替える。

【0207】以上のように、本実施形態の構成によれ ば、フレーム15中のヌルデータの開始位置と長さとが 可変である場合であっても、CPU1がヌルデータの送 信開始および送信終了のタイミングを指示する必要がな

【0208】それゆえ、アイドルフレームの送信時に、 CPU1と送信FIFOメモリ2との間のデータ受渡し の処理がさらに少なくなるので、通信に係るCPU1の 負荷を軽減することが可能となる。

【0209】 [実施の形態6] 本発明の実施に係る他の 形態について、図12に基づいて説明すれば、以下のと おりである。なお、前記した各実施の形態で説明した構 成と同様の機能を有する構成には、同一の符号を付記 し、その説明を省略する。

【0210】本実施形態に係る通信装置は、図12に示 すように、実施の形態1で説明した通信装置の切替回路 50 れば、CPU1が、ヌル送信期間中に、送信FIFOメ

8とトランスミッタ5との間に、フレームチェック付加 回路13をさらに備えた構成である。

【0211】フレームチェック付加回路13は、フレー ム15におけるデータ部17の送信が完了した時点で、 FCS等のフレームチェックを、フレームチェック18 として、上記データ部17に続けて自動的に送信する機 能を有する。

【02-12】上記フレーム15がアイドルフレームの場 合、CPU1は、フレームヘッダ16のみを送信FIF 10 〇メモリ2へ書き込む。そして、実施の形態1で説明し たように、送信タイミング発生回路4によるデータ切替 制御に基づき、切替回路8がヌルデータ発生器7からト ランスミッタ5へヌルデータの送信を完了した時点で、 フレームチェック付加回路13は、上記ヌルデータに続 いて、フレームチェック18を自動的に送信する。

> 【0213】送信タイミング発生回路4は、フレームチ ェック付加回路13からのフレームチェックの送信が完 了した後に、一時中断していた送信FIFOメモリ2か らのデータの送信を開始する。

【0214】以上のように、本実施形態に係る通信装置 は、ヌルデータ発生器7からのヌルデータの送信が終了 した後に、フレームチェック付加回路13が、フレーム 15のフレームチェック18を自動的にトランスミッタ 5へ送信する構成である。

【0215】これにより、CPU1が、フレーム終わり のFCS等のフレームチェックを書き込む必要がなくな るので、アイドルフレームの送信時における CPU1と 送信FIFOメモリ2との間のデータ受渡しの処理がさ らに少なくなり、通信に係るCPU1の負荷をさらに軽 減することができる。

【0216】〔実施の形態7〕本発明の実施に係る他の 形態について、図13に基づいて説明すれば、以下のと おりである。なお、前記した各実施の形態で説明した構 成と同様の機能を有する構成には、同一の符号を付記 し、その説明を省略する。

【0217】本実施形態に係る通信装置は、ヌルデータ 発生器7および切替回路8の代わりに、電源制御クロッ ク供給回路14を備えた点において、前記した実施の形 態1に係る通信装置と異なっている。

【0218】送信タイミング発生回路4は、CPU1か 40 らコマンドレジスタ6へ与えられたヌル送信コマンドに 基づいて、電源制御クロック供給回路14ヘヌル送信期 間の開始を通知する。

【0219】電源制御クロック供給回路14は、ヌル送 信期間中は、トランスミッタ5への電源供給を停止する と共に、トランスミッタ5への電源供給が停止されてい る間、送信タイミング発生回路4への通信クロックを補 償する。

【0220】以上のように、本実施形態に係る構成によ

【0230】これにより、上記のタイミングで、切替回路8からトランスミッタ5へ送出されるデータは、CPU1から送信FIFOメモリ2へ書き込まれたデータから、ヌルデータ発生器7が発生するヌルデータへ切り替

モリ2へヌルデータを書き込む必要がなくなる。それゆえ、アイドルフレームの送信の際の、CPU1と送信FIFOメモリ2との間のデータ受渡しの処理が少なくなり、通信に係るCPU1の負荷を低減することができる。

【0221】なお、この実施の形態では、電源制御クロック供給回路14がトランスミッタ5への電源供給を制御する構成を例示したが、電源制御クロック供給回路14が、ヌルデータを送信する期間において、送信FIFOメモリ2への電源供給を一時中断する構成としても良い。

【0222】 〔実施の形態8〕本発明の実施に係る他の 形態について、図14に基づいて説明すれば、以下のと おりである。なお、前記した各実施の形態で説明した構 成と同様の機能を有する構成には、同一の符号を付記 し、その説明を省略する。

【0223】本実施形態に係る通信装置は、図14に示すように、CPU1と送信FIFOメモリ2との間に、切替回路81 (再費込み手段)をさらに備えた点において、実施の形態1に係る構成と異なっている。

【0224】本実施形態の通信装置では、複数のアイドルフレームを連続して送信する場合、CPU1はヌル送信コマンドを継続して発行するようになっている。

【0225】また、送信タイミング発生回路4は、複数のアイドルフレームを連続して送信する場合、CPU1からコマンドレジスタ6を経由して与えられるヌル送信コマンドに従い、切替回路81に対してデータ切替制御を行うことにより、送信FIFOメモリ2から送出されたデータを、送信FIFOメモリ2に再度書き込ませるようになっている。

【0226】ここで、本実施形態の構成において、複数 のアイドルフレームを連続して送信する場合の各部の動 作について説明する。

【0227】CPU1は、まず、送信すべき複数のアイドルフレームの最初のアイドルフレームのフレームへッダおよびフレームチェックのみを、送信FIFOメモリ2へ送出し、ヌル送信コマンドを発行する。なお、このヌル送信コマンドは、アイドルフレームを連続して送信する間、継続的に発行される。

【0228】送信タイミング発生回路4は、ヌル送信コマンドを受けて、上記フレームヘッダを送信FIFOメモリ2から切替回路8へ送出すると共に、このフレームヘッダを送信FIFOメモリ2へ再度書き込むよう、切替回路81に対してデータ切替制御を行う。

【0229】フレームヘッダの送出が完了すると、送信タイミング発生回路4は、実施の形態1で説明したように、データ切替制御によって、送信FIFOメモリ2からのデータの送出を一時中断し、ヌルデータ発生器7からのヌルデータの送出を開始するように、切替回路8を制御する。

わる。
【0231】その後、上記最初のアイドルフレームのヌルデータの送信が終了した後は、送信タイミング発生回路4は、データ切替制御により、一時中断されていた送信FIFOメモリ2からのデータの送出およびそのデータの送信FIFOメモリ2への再費込みを再開する。

【0232】これにより、CPU1によって送信FIFOメモリ2に書き込まれて送信FIFOメモリ2に保持されていた、最初のアイドルフレームのフレームチェックが、送信FIFOメモリ2から切替回路8を介してトランスミッタ5へ送出され、最初のアイドルフレームの送信が完了する。

【0233】また、ここでは、2個目のアイドルフレームを連続して送信するためにヌル送信コマンドが継続的に発行されているので、上記フレームチェックは、切替回路81の制御によって送信FIFOメモリ2に再度書き込まれる。

【0234】その後、送信FIFOメモリ2に再度書き込まれることによって保持されていたフレームヘッダが、2個目のアイドルフレームのフレームヘッダとして、切替回路8を介してトランスミッタ5へ送出される。なお、このフレームヘッダは、アイドルフレームの送信をさらに継続して行う場合には、切替回路81によって送信FIFOメモリ2に再度書き込まれる。

【0235】上述のように、複数のアイドルフレームを 連続して送信する場合、CPU1はヌル送信コマンドを 継続的に発行すれば、送信FIFOメモリ2へ一度書き 込んだフレームヘッダとフレームチェックとが、2個目 以降のアイドルフレームに対して繰り返し利用される。 つまり、2個目以降のアイドルフレームのフレームへッ ダおよびフレームチェックを、送信FIFOメモリ2へ 書き込む必要がないので、CPU1の負荷が軽減される。

【0236】ここで、上述の動作について、主に図4および図5のフローチャートを参照しながら説明する。

40 【0237】最初は、送信FIFOメモリ2が空であるため、図3に示すように、FIFOメモリ監視回路3が送信FIFOメモリ2から"エンプティ"のステータス表示を受ける。これを受けて、FIFOメモリ監視回路3がCPU1へFIFO割込みをかけることにより、フレーム送信が開始される。

【0238】FIFO割り込みが発生すると、図4に示すように、CPU1は、まず、送信FIFOメモリ2がフルか否かのチェックを行う(S1)。最初は、上述のように送信FIFOメモリ2が空であるので(S1にて50 NO)、S2に進み、次に送信するフレームがアイドル

フレームか否かをチェックする (S2)。

【0239】ここでは、ヌルデータを含むアイドルフレームの送信を想定しているので(S2にてYES)、CPU1は、このアイドルフレームのフレームヘッダ及びフレームチェックを、送信FIFOメモリ2へ書き込み(S3)、ヌル送信コマンドを発行する(S4)。発行されたヌル送信コマンドは、コマンドレジスタ6に保持される。

【0240】次に、CPU1は、送信FIFOメモリ2がフルか否かのチェックを行い(S5)、送信FIFO 10メモリ2がフルであれば(S5にてYES)、フレームの書込み処理を中断する。フルでなければ(S5にてNO)、フレームの書込み処理が終了か否かのチェックを行う(S6)。S6にてフレームの書込み処理が終了でなければ、S3へ戻る。

【0241】通常、フレームヘッダおよびフレームチェックを合わせた長さより、送信FIFOメモリ2の深度は十分深く、フレームがアイドルフレームである場合には、フレームヘッダおよびフレームチェックのみが送信FIFOメモリ2へ書き込まれるので、フレームの書込 20 み終了より以前に、図3に示すように、FIFOメモリ監視回路3が送信FIFOメモリ2からフルのステータス表示を受ける可能性は低い。

【0242】従って、S5にて送信FIFOメモリ2がフルと判断されるまで、複数個分のアイドルフレームのフレームへッダおよびフレームチェックをあらかじめ送信FIFOメモリ2に書き込んでおき、送信FIFOメモリ2が空になるまで、上記複数個アイドルフレームを連続して送信することも可能である。

【0243】一方、送信FIFOメモリ2からのデータ 30 送出は、通常フレームの送信の場合と同様に、CPU1 からの書込みとは独立して実行されている。

【0244】図5に示すように、フレーム送信が開始されると、まず、送信タイミング発生回路4は、送信FIFOメモリ2から送信しようとするデータがフレーム途中のデータであるか否かのチェックを行う(S11)。

【0245】最初は、送信すべきデータはフレーム先頭のデータ(フレームヘッダ)であるので、その次のS12にて、送信FIFOメモリ2から切替回路8へのデータの送信を実行する(S12)。

【0246】次に、送信タイミング発生回路4は、ヌルデータの送信を開始すべきか否かのチェックを行う(S13)が、ここでは、上記S4においてヌルデータ送信のコマンドが発行されているので(S13にてYES)、フレームヘッダ16の送信を完了すると、ヌルデータ発生器7からヌルデータを送信する処理を開始する(S14)

【0247】ヌルデータの送信を行っている間は、送信 する FIFOメモリ2からのデータの読み出しは行われない コマので、FIFO割り込みの発生する可能性は低い。ヌル 50 る。

データの期間を完了する(S15にてYES)と、送信 FIFOメモリ2からのデータ送信を再開することによ り、フレームチェック18が送信FIFOメモリ2から

切替回路8に送信され、フレームの送信が完了する。

【0248】以上のように、本実施の形態に係る構成では、複数のアイドルフレームの送信を連続して行う場合でも、フレーム15のデータ部17(ヌルデータ)を送信する期間では、CPU1から送信FIFOメモリ2へのデータの書き込みが行われず、ヌルデータ発生器7からのヌルデータが切替回路8を介してトランスミッタ5へ送出される。

【0249】これにより、アイドルフレームを送信する場合に、CPU1と送信FIFOメモリ2との間のデータ受渡しの処理を少なくできるので、通信に係るCPU1の負荷を低減することができる。

【0250】さらに、切替回路81を備えたことにより、連続して送信する複数のアイドルフレームの最初のアイドルフレームののフレームへッダおよびフレームチェックのみを送信FIFOメモリ2へ書き込んでおけば、このフレームヘッダおよびフレームチェックが切替回路81へ再度書き込まれて繰り返し使用される。

【0251】従って、CPU1が2個目以降のアイドルフレームのフレームヘッダおよびフレームチェックを送信FIFOメモリ2へ書き込む必要がないので、CPU1と送信FIFOメモリ2との間のデータ受渡しの処理をさらに少なくできるので、通信に係るCPU1の負荷をさらに低減することができる。

【0252】 〔実施の形態9〕本発明の実施に係る他の 形態について、図15ないし図19に基づいて説明すれ ば、以下のとおりである。なお、前記した各実施の形態 で説明した構成と同様の機能を有する構成には、同一の 符号を付記し、その説明を省略する。

【0253】本実施の形態に係る通信装置は、図16に示すように、フレームヘッダ16、データ部17、およびフレーム終わりのFCS等のフレームチェック18からなるフレーム15のように、フレーム形式のディジタルデータを通信回線から受信するものである。なお、上記の通信回線はディジタル方式の回線であれば、有線あるいは無線のいずれであっても良い。

【0254】まず、本実施形態に係る通信装置の構成について、図15を参照しながら説明する。本通信装置は、CPU31と、通信回線からのデータを受信するための受信器とによって構成されている。受信器は、レシーバ35と、受信データを一時的に保持する受信FIFOメモリ32と、上記受信FIFOメモリ32と、上記受信FIFOメモリ32からデータを読み出すタイミングを制御する受信タイミング発生回路34と、CPU31からのコマンドを格納するコマンドレジスタ36とを備えている

40

1,10

38

【0255】受信FIFOメモリ32は、例えばRAM (Random Access Memory)によって構成される。受信FI FOメモリ32は、受信クロックに同期して書き込まれ たデータを、レシーバ35を経由して通信回線から受信 した状態のまま保持する。なお、上記の受信クロック は、通信回線に適合した通信クロックを受けた受信タイ ミング発生回路34から供給される。

【0256】また、受信FIFOメモリ32は、FIF Oメモリ監視回路33ヘFIFO監視信号を供給する。 上記のFIFO監視信号には、図17に示すように、受 10 値kの初期化の処理を行い、S31へ戻る。なお、ここ 信FIFOメモリ32が保持しているデータ数が受信F IFOメモリ32の容量に占める割合を表す情報等が含 まれている。

【0257】FIFOメモリ監視回路33は、上記FI FO監視信号に応じて、CPU31个FIFO割込みを 発生する。CPU31は、FIFO割込みを受けて、受 信FIFOメモリ32から受信データの読み出しを行 う。

【0258】受信タイミング発生回路34は、レシーバ 35からの通信クロックに基づいて、受信FIFOメモ 20 リ32へ受信データを書き込むタイミングを決定し、受 信クロックとして受信FIFOメモリ32へ供給する。

【0259】以上のような構成を備えた通信装置におい て、通信回線からデータを受信する場合の処理につい て、受信されたフレーム15が、データ部17に有意デ ータを含む通常フレームの場合と、データ部17にヌル データのみを含むアイドルフレームの場合とに分けて、 以下に説明する。

【0260】(通常フレームの受信)フレーム受信は、 図17に示すように、FIFOメモリ監視回路33が、 受信FIFOメモリ32から"スレッシュヒット"のス テータス表示を受けて、CPU31へFIFO割込みを かけることにより開始される。

【0261】なお、上記の"スレッシュヒット"とは、 受信FIFOメモリ32に保持されているデータ数が閾 値kとなったときに、受信FIFOメモリ32からのF IFO監視信号として、FIFOメモリ監視回路33へ 送られる。

【0262】このように、FIFO割込みが発生する と、図18に示すように、CPU31は、まず、受信F IFOメモリ32が空か否かのチェックを行う(S3 1) が、CPU31が受信FIFOメモリ32に書き込 まれた最後のデータの読み出しを既に完了した場合に は、受信FIFOメモリ32が空となっているので(S 31にてYES)、読み出し処理を終了し、再び割込み が発生するのを待つ。

【0263】一方、受信FIFOメモリ32にデータが 残っている場合(S31にてNO)には、CPU31 は、受信FIFOメモリ32からデータの読み出しを行 う(S32)。

【0264】続いて、CPU31は、アイドルフレーム を検出したか否かのチェックを行う(S33)。なお、 各フレームのフレームヘッダには、各種の制御情報が含 まれているので、フレームヘッダを調べることにより、 受信FIFOメモリ32に保持されているフレームがア イドルフレームか否かを判断することができる。ここで は、有意データを含む通常フレームの受信を想定してい るので、チェックの結果はNOとなり、S36へ進む。 【0265】S36では、受信FIFOメモリ32の閾 では、上記閾値kは割込みが発生したときから変更され ていないので、初期化されても閾値kに変化は生じな

【0266】以上の処理を、CPU31が受信FIFO メモリ32に書き込まれた最後のデータの読み出しを完 了することによって受信FIFOメモリ32が空になる まで(S31にてYES)繰り返す。

【0267】なお、フレーム長よりも受信FIFOメモ リ32の深度nが浅い場合には、フレームの途中で受信 FIFOメモリ32のステータスが"エンプティ"とな るので、受信FIFOメモリ32からのフレームの読み 出しを一旦中断し、読み出し処理を終了する。

【0268】受信FIFOメモリ32からのデータの送 り出しは、CPU31からの読み出しとは独立して実行 されている。図19に示すように、フレーム受信が開始 されると、受信タイミング発生回路34は、まず、受信 したデータがフレーム途中のデータであるか否かのチェ ックを行う(S41)。

【0269】最初は、受信したデータはフレームの先頭 データ (フレームヘッダ 1 6) であるので (S 4 1 にて YES)、このデータは、レシーバ35から受信FIF Oメモリ32へ書き込まれる(S42)。

【0270】次に、受信タイミング発生回路34は、ヌ ルデータの受信が開始されたか否かのチェックを行うが (S43)、ここでは、有意データを含む通常フレーム の受信を想定しているので、チェックの結果はNOとな り、S41へ戻る。

【0271】フレーム長よりも受信FIFOメモリ32 の深度 n が浅い場合には、図18から明らかなように、 CPU31は受信FIFOメモリ32からの読み出しを 40 一時中断するので、受信FIFOメモリ32への受信デ ータの書込みが進んで、フレーム受信完了より以前に、 受信FIFOメモリ32に残っているデータ数がkとな

【0272】このとき、FIFOメモリ監視回路33 は、受信FIFOメモリ32から"スレッシュヒット" のステータス表示を受けて、CPU31へのFIFO割 込みを発生する。CPU31は、上記のFIFO割込み を受けて、受信FIFOメモリ32からのフレーム15 50 の残りデータの読み出しを再開する。

(21)

【0273】以上のように、通常フレームを受信する場 合には、受信FIFOメモリ32のステータスに応じて FIFO割込みが発生することにより、受信FIFOメ モリ32への受信データの書込みと受信FIFOメモリ 32からのデータの読み出しとが拮抗して、フレーム1 5のすべての受信を完了する。

【0274】(アイドルフレームの受信)次に、フレー ム15のデータ部17がヌルデータのみからなるアイド ルフレームの受信について説明する。

【0275】本実施形態に係る通信装置では、受信した 10 フレーム15がアイドルフレームの場合、受信タイミン グ発生回路34は、コマンドレジスタ36に保持された CPU31からのヌルスキップコマンドに従って、図1 6において「アイドルフレーム受信時」に示すように、 フレーム15内のデータ部17 (ヌルデータ) の受信を 開始するタイミングで、レシーバ35から受信FIFO メモリ32へのデータの曹込みを一時中断 (OFF) す る。

【0276】そして、ヌルデータ期間の終了後に、レシ ーバ35から受信FIFOメモリ32への受信データの 20 書込みを再開(ON)する。

【0277】すなわち、本通信装置では、アイドルフレ ームのフレームヘッダおよびフレームチェックのみをレ シーバ35から受信FIFOメモリ32へ書き込むが、 データ部17に含まれるヌルデータについては受信FI FOメモリ32へ書き込まない。従って、アイドルフレ -ム内のヌルデータの期間において、受信器とCPU3 1との間でデータの受渡しの処理は行われないこととな る。

【0278】ここで、図18および図19に示すフロー 30 チャートを参照しながら、上述の処理についてより詳し く説明する。

【0279】フレーム受信は、FIFOメモリ監視回路 33が、受信FIFOメモリ32から"スレッシュヒッ ト"のステータス表示を受けて、FIFO割込みをCP U31へかけることにより開始される。

【0280】図17に示すようにFIFO割込みが発生 すると、CPU31は、まず、受信FIFOメモリ32 が空か否かのチェックを行う(S31)が、CPU31 を読み出した後は、受信FIFOメモリ32が空となっ ているので (S31にてYES)、ここで読み出し処理 を終了し、再び割込みが発生するのを待つ。

【0281】一方、受信FIFOメモリ32にデータが 残っている場合(S31にてNO)には、CPU31 は、受信FIFOメモリ32からのデータの読み出しを 行う(S32)。

【0282】続いて、CPU31は、アイドルフレーム を検出したか否かのチェックを行う(S33)。ここで は、ヌルデータを含むアイドルフレームの受信を想定し 50 みは発生しない。

ているので、次のS34へ移行する。なお、各フレーム のフレームヘッダには各種の制御情報が含まれているの で、フレームヘッダを調べることにより、受信FIFO メモリ32に保持されているフレームがアイドルフレー ムか否かを判断することができる。また、上記フレーム ヘッダに基づいて、ヌルデータの長さを検出することも できる。

【0283】S34では、CPU31はヌルスキップコ マンドを発行する。この時点において受信FIFOメモ リ32に保持されているデータは、CPU31に既知の ヌルデータであるので、受信FIFOメモリ32から破 棄しても構わない。

【0284】フレーム長よりも受信FIFOメモリ32 の深度nが浅い場合には、受信FIFOメモリ32の内 容すべてがクリアされると共に、フレーム15のフレー ムチェック18の受信が始まるまで、レシーバ35から 受信FIFOメモリ32へのデータの售込みは中断され る。

【0285】次に、FIFOメモリ監視回路33(閾値 変更手段)は、受信FIFOメモリ32の閾値kの変更 を行う(S35)。つまり、受信FIFOメモリ32の 閾値kを、次に受信するフレーム15のフレームヘッダ 16を受信したときにCPU31に対してFIFO割込 みが発生するような値に変更しておくことで、アイドル フレームが連続する場合には、CPU31に割込みがか かる度に効率的にヌルデータのスキップを行うことが可 能となる。

【0286】また、受信FIFOメモリ32からのデー タの送り出しは、通常フレームの受信の場合と同様に、 CPU31によるデータの読み出しとは独立して実行さ れている。図19に示すように、フレーム受信が開始さ れると、受信タイミング発生回路34は、まず、受信し たデータがフレーム途中のデータであるか否かのチェッ クを行う(S41)。

【0287】最初は、受信したデータはフレームの先頭 データ (フレームヘッダ16) であるので (S41にて YES)、このデータは、受信FIFOメモリ32へ書 き込まれる(S42)。

【0288】次に、受信タイミング発生回路34は、ヌ が受信FIFOメモリ32に書き込まれた最後のデータ 40 ルデータの受信が開始されたか否かのチェックを行うが (S43)、ここでは、ヌルデータを含むアイドルフレ ームの受信を想定しているので、チェックの結果はYE Sとなり、S44へ進む。

> 【0289】S44では、通信回線から受信したデータ の受信FIFOメモリ32への曹込みを一時中断するこ とにより、ヌルデータのスキップを行う。

> 【0290】レシーバ35がヌルデータの受信を行って いる間は、CPU31による受信FIFOメモリ32か らのデータの読み出しは行われないので、FIFO割込

【0291】次に、ヌルデータの受信が完了したか否か のチェックを行い (S45)、ヌルデータの受信が完了 していれば(S45にてYES)、S41へ戻って通信 回線から受信したデータの受信FIFOメモリ32への **魯込みを再開する。**

【0292】ここで、受信FIFOメモリ32からはヌ ルデータが破棄されているので、受信FIFOメモリ3 2の先頭にはフレームチェック18が書き込まれること となる。これにより、フレーム15の受信が完了する。 では、アイドルフレームの受信において、フレーム15 におけるデータ部17すなわちヌルデータをレシーバ3 5が受信している期間は、レシーバ35から受信FIF 〇メモリ32へのデータの曹込みが中断される。また、 受信FIFOメモリ32からは、既に受信されたヌルデ ータが破棄される。

【0294】これにより、受信FIFOメモリ32から CPU31ヘヌルデータが送られることがないので、ア イドルフレームの受信において、CPU31と受信FI FOメモリ32との間のデータ受渡しの処理を少なくす 20 ることが可能となり、通信に係るCPU31の負荷を軽 減することができる。

【0295】また、本実施形態の通信装置におけるCP U31は、自らが過負荷となって受信データの処理が行 えなくなった場合、フレーム受信のタイミングを維持し たまま無条件にデータを破棄するために、ヌルスキップ コマンドを発行する。

【0296】この場合、受信タイミング発生回路34 は、CPU31から発行されてコマンドレジスタ36に 保持されているヌルスキップコマンドに従って、データ が有意であっても、フレーム15内のデータ部17を受 信するタイミングで、通信回線から受信FIFOメモリ 32へのデータの曹込みを中断する。

【0297】なお、CPU31は、過負荷状態が解消さ れると、ヌルスキップコマンドを取下げる。これによ り、次のフレームから、受信FIFOメモリ32への書 込みが再開される。

【0298】なお、CPU31の過負荷状態は、圧縮処 理された画像データを受信して、これを伸長しながら画 面表示を行っている間に、ユーザがキー入力を行うとい 40 うように、複数のプロセスが重複したときに発生するも のである。

【0299】このような時は、通信に係る割込み処理が 履行されるまでの時間がかかり、その後の処理が間に合 わなくなってくるので、上述のように、受信データをヌ ルスキップにより廃棄してしまい、できるだけ通信以外 の処理を早く終わらせるようにすることが有効である。

【0300】なお、廃棄されたデータについては、通信 の上位プロトコルでの再送手順にて復旧することができ るので、ユーザには、データ通信速度が遅くなったよう 50 し、その説明を省略する。

に見えるだけである。

【0301】通信以外の処理が終わると、通信に係る割 込み処理が履行されるまでの所要時間が通常に戻るの で、ヌルスキップコマンドを取り下げて、受信データの 処理を再開すれば良い。

【0302】以上のように、本実施形態に係る通信装置 では、СР U 3 1 が発行するヌルスキップコマンドを保 持しておくことで、このヌルスキップコマンドが取り下 げられるまでの間に受信されたデータはすべて受信FI 【0293】以上のように、本実施形態に係る通信装置 10 FOメモリ32から破棄される。これにより、CPU3 1は受信フレームのフレームヘッダとフレームチェック の処理を行うだけでよく、過負荷時にCPU31と受信 FIFOメモリ32との間のデータ受渡しの処理を少な くすることが可能となる。この結果、通信にかかるCP U31の負荷を低減することができる。

> 【0303】〔実施の形態10〕本発明の実施に係る他 の形態について、図20に基づいて説明すれば、以下の とおりである。なお、前記した各実施の形態で説明した 構成と同様の機能を有する構成には、同一の符号を付記 し、その説明を省略する。

> 【0304】本実施形態に係る通信装置は、図20に示 すように、実施の形態9で説明した通信装置からコマン ドレジスタ36を省き、受信データ監視回路43をさら に備えた構成となっている。

【0305】受信データ監視回路43は、レシーバ35 を介して受信したフレームのフレームヘッダ情報から、 同フレームにヌルデータが含まれるか否かを検出し、ヌ ルデータが含まれる場合には、ヌルスキップコマンドを 受信タイミング発生回路34へ与えることによって、レ 30 シーバ35がフレームヘッダ部分の受信を完了した時点 で、受信FIFOメモリ32へのデータの書込みを中断 する。

【0306】また、受信データ監視回路43は、レシー バ35がヌルデータの受信を終了した後は、一時中断し ていた受信FIFOメモリ32へのデータの書込みを再 開する。

【0307】以上のように、本実施形態の構成は、受信 データ監視回路43が、受信したフレームにヌルデータ が含まれる場合にヌルスキップコマンドを発行するの で、前記した実施の形態9で説明した構成と比較して、 CPU31がヌルスキップコマンドを発行する必要がな い。これにより、CPU31と受信FIFOメモリ32 との間のデータ受渡しの処理を少なくすることができ、 通信にかかるCPU31の負荷を低減することができ る。

【0308】〔実施の形態11〕本発明の実施に係る他 の形態について、図21に基づいて説明すれば、以下の とおりである。なお、前記した各実施の形態で説明した 構成と同様の機能を有する構成には、同一の符号を付記

30

【0309】本実施形態に係る通信装置は、実施の形態9で説明した装置に、データカウンタ40(計数手段)を追加した構成である。

【0310】CPU31は、受信FIFOメモリ32から読み出したフレームヘッダの情報に基づいて、次フレームが長さLのヌルデータを含むアイドルフレームであることを検出すると、ヌルスキップコマンドを発行する前に、データカウンタ40にヌルデータの長さLを初期値としてあらかじめ与える。

【0311】受信タイミング発生回路34は、コマンド 10 レジスタ36に保持されたヌルスキップコマンドに従って、図16において「アイドルフレーム受信時」に示すように、レシーバ35がフレーム内のヌルデータの受信を開始するタイミングで、レシーバ35から受信FIF Oメモリ32へのデータの費込みを一時中断 (OFF) する。

【0312】同時に、受信タイミング発生回路34は、 データカウンタ40に対して、受信クロックに同期した カウントタイミングの供給を開始する。

【0313】データカウンタ40では、ヌルデータの1単位を受信するために要する時間が経過する度に、初期値Lから1ずつ減じていき、0になったところで、ヌルデータ受信期間の終了を受信タイミング発生回路34へ通知する。

【0314】受信タイミング発生回路34は、ヌルデータ期間の終了の通知を受けて、一時中断していたレシーバ35から受信FIFOメモリ32への受信データの書込みを再開する。

【0315】これにより、図16に示すフレーム15内のデータ部17の長さが可変である場合でも、アイドルフレームの受信の際に、レシーバ35がデータ部17(ヌルデータ)の受信を行っている間、CPU31と受信FIFOメモリ32との間のデータ受渡しの処理を少なくすることができる。この結果、通信にかかるCPU31の負荷の低減を実現することができる。

【0316】また、長さLのヌルデータの内の長さMのデータが、受信FIFOメモリ32に既に書き込まれている場合には、受信FIFOメモリ32から長さMのヌルデータを破棄すると共に、(L-M)をパラメータとしたヌルスキップコマンドを発行することにより、(L 40-M)のヌルデータをスキップするような構成としても良い。

【0317】 [実施の形態12] 本発明の実施に係る他の形態について、図22に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。

【0318】本実施形態に係る通信装置は、実施の形態 11で説明した装置にさらに加えて、データ長レジスタ 39および比較回路41を備えた構成である。 44

【0319】CPU31は、受信FIFOメモリ32から読み出したフレームヘッダの情報に基づいて、次フレームが長さLのヌルデータを含むアイドルフレームであることを検出すると、ヌルスキップコマンドを発行する前に、ヌルデータの長さLを、データ長レジスタ39に初期値として与える。

【0320】受信タイミング発生回路34は、コマンドレジスタ36に保持されたヌルスキップコマンドに従って、図16において「アイドルフレーム受信時」に示すように、レシーバ35がフレーム内のヌルデータの受信を開始するタイミングで、レシーバ35から受信FIFOメモリ32へのデータの書込みを一時中断(OFF)する。

【0321】同時に、受信タイミング発生回路34は、データカウンタ40に対して、受信クロックに同期したカウントタイミングの供給を開始する。

【0322】データカウンタ40では、ヌルデータの1単位を受信するために要する時間が経過する度に、初期値0に1ずつ加算する。比較回路41は、データカウンタ40とデータ長レジスタ39との値を比較し、これらの値が等しくなったところで、ヌルデータ受信期間の終了を、受信タイミング発生回路34へ通知する。

【0323】受信タイミング発生回路34は、ヌルデータ受信期間の終了の通知を受けて、一時中断していたレシーバ35から受信FIFOメモリ32への受信データの

事込みを再開する。

【0324】これにより、図16に示すフレーム15内のデータ部17の長さが可変である場合でも、アイドルフレームの受信の際に、レシーバ35がデータ部17(ヌルデータ)の受信を行っている間、CPU31と受信FIFOメモリ32との間のデータ受渡しの処理を少なくすることができる。この結果、通信にかかるCPU31の負荷の低減を実現することができる。

【0325】〔実施の形態13〕本発明の実施に係る他の形態について、図23に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。

【0326】本実施形態に係る通信装置は、実施の形態 11で説明した通信装置にデータカウンタ42を追加し た構成である。

【0327】CPU31は、受信FIFOメモリ32から読み出したフレームヘッダの情報に基づいて、次フレームが、先頭からM番目以降に長さLのヌルデータを含むアイドルフレームであることを検出すると、ヌルスキップコマンドを発行する前に、ヌルデータの開始番地Mをデータカウンタ40へ初期値として与える。CPU31は、同様に、ヌルデータの長さLを、データカウンタ42へ初期値として与える。

50 【0328】 受信タイミング発生回路34は、コマンド

46

レジスタ36に保持されたヌルスキップコマンドに従って、レシーバ35がフレーム内のヌルデータの受信を開始するタイミングで、データカウンタ40へ、受信クロックに同期したカウントタイミングの供給を開始する。【0329】データカウンタ40では、ヌルデータの1単位を受信するために要する時間が経過する度に、初期値Mから1ずつ減じていき、0になったところで、ヌルデータの受信開始を受信タイミング発生回路34へ通知する

【0330】この通知を受けて、受信タイミング発生回路34がレシーバ35から受信FIFOメモリ32へのデータの費込みを一時中断させることにより、図16において「アイドルフレーム受信時」に示すように、レシーバ35がフレーム内のヌルデータの受信を開始するタイミングで、ヌルデータのスキップ(受信FIFOメモリ32への費込みをOFF)が開始される。

【0331】同時に、受信タイミング発生回路34は、 データカウンタ42に対して、受信クロックに同期した カウントタイミングの供給を開始する。

【0332】データカウンタ42では、ヌルデータの1単位を受信するために要する時間が経過する度に、初期値Lから1ずつ減じていき、0になったところで、ヌルデータの受信期間の終了を、受信タイミング発生回路34へ通知する。

【0333】受信タイミング発生回路34は、ヌルデータ受信期間の終了の通知を受けて、一時中断していたレシーバ35から受信FIFOメモリ32への受信データの費込みを再開する。

【0334】これにより、図16に示すフレーム15内のデータ部17の開始位置および長さが可変である場合でも、アイドルフレームの受信の際に、レシーバ35がデータ部17(ヌルデータ)の受信を行っている間、CPU31と受信FIFOメモリ32との間のデータ受渡しの処理を少なくすることができる。この結果、通信にかかるCPU31の負荷の低減を実現することができる。

【0335】 [実施の形態14] 本発明の実施に係る他の形態について、図24に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記 40し、その説明を省略する。

【0336】本実施形態に係る通信装置は、図24に示すように、実施の形態9で説明した通信装置に加えて、電源制御クロック供給回路44を備えた構成である。

【0337】本通信装置では、通信回線からアイドルフレーム内のヌルデータが送信される期間は、受信タイミング発生回路34からの「ヌル受信期間」の通知により、電源制御クロック供給回路44が、レシーバ35への電源供給を停止する。

【0338】また、電源制御クロック供給回路44は、

レシーバ35への電源供給を停止している間、電源供給時にレシーバ35を介して通信回線から受信タイミング発生回路34へ与えられる受信クロックを補償するために、受信タイミング発生回路34へ受信クロックを供給するようになっている。

【0339】以上のように、本通信装置は、通信回線からアイドルフレーム内のヌルデータが送信される期間、レシーバ35への電源供給を停止することにより、ヌルデータをスキップするようになっている。

10 【0340】これにより、アイドルフレームの受信時におけるCPU31と受信FIFOメモリ32との間のデータ受渡しの処理が少なくなり、通信に係るCPU31の負荷の低減を実現できる。

【0341】 〔実施の形態15〕本発明の実施に係る他の形態について、図25に基づいて説明すれば、以下のとおりである。なお、前記した各実施の形態で説明した構成と同様の機能を有する構成には、同一の符号を付記し、その説明を省略する。

【0342】本実施形態に係る通信装置は、実施の形態 14に係る通信装置に、受信データの正当性をフレーム の後に付けられたフレームチェックシーケンスで判定して、フレームチェック報告をフレームの最後に出力する フレームチェック検査回路38と、CPU31がフレームチェック検査回路38の出力をデータバスから読み出すために一時保持を行うステータスレジスタ37、及びアイドルフレーム時のフレームチェック部分をフレームチェック検査回路38を迂回させるためのバイパス回路 45(迂回手段)を追加した構成である。

【0343】本通信装置は、通信回線からアイドルフレーム内のヌルデータが送信される期間は、受信タイミング発生回路34からの「ヌル受信期間」の通知により、電源制御クロック供給回路44が、レシーバ35への電源供給を停止すると共に、ヌル受信期間が終了した時点で、通信回線から送信されてくる当該アイドルフレームのフレームチェックを、フレームチェック検査回路38を迂回してバイパス回路45を経由して受信FIFOメモリ32へ書き込むようにデータ切替制御を行うことを特徴とする。

【0344】これにより、ヌルデータをスキップしたこ とによってフレームチェック検査回路38でエラーが生 じることを防止する。

【0345】以上のように、本通信装置は、通信回線からアイドルフレーム内のヌルデータが送信される期間、レシーバ35への電源供給を停止することにより、ヌルデータをスキップすると共に、上記ヌルデータのスキップによってフレームチェック検査回路38でエラーが生じないようになっている。

【0346】これにより、アイドルフレームの受信時に おけるCPU31と受信FIFOメモリ32との間のデ 50 ータ受渡しの処理が少なくなり、通信に係るCPU31

の負荷の低減を実現できる。

[0347]

【発明の効果】以上のように、請求項1記載の発明に係 る通信装置は、データを作成するCPUと、通信回線へ データを送信する送信器とを備え、上記データをフレー ム形式で上記通信回線へ送出する通信装置において、上 記送信器が、通信回線へデータを送出するトランスミッ タと、CPUからのデータを一時的に保持してトランス ミッタへ順次転送するFIFOメモリと、ヌルデータを 生成するヌルデータ発生器と、FIFOメモリおよびヌ 10 ルデータ発生器と、トランスミッタとの間に設けられ、 FIFOメモリおよびヌルデータ発生器のいずれか一方 のデータをトランスミッタへ送出する切替手段と、上記 切替手段を制御して、アイドルフレームにおけるヌルデ ータを送出すべき期間は、FIFOメモリからのデータ の送出を中断し、ヌルデータ発生器からのヌルデータを トランスミッタへ送出させる送信タイミング発生手段と を備えた構成である。

【0348】上記の構成によれば、アイドルフレームを送出する場合、フレームヘッダやフレームチェック等は 20 CPUからFIFOメモリを介して送出されるが、アイドルフレームに含まれるヌルデータは、CPUおよびFIFOメモリを介することなく通信回線へ送出される。これにより、ヌルデータを送出している間、CPUが他の処理を行うことが可能となる。それゆえ、通信におけるCPUの負荷を軽減することができるという効果を奏する。

【0349】請求項2記載の通信装置は、請求項1に記載の構成において、上記送信器が、送信FIFOメモリが空になったときにCPUへ割込みをかけるべく、FIFOメモリの状態を監視するFIFOメモリ監視手段をさらに備えると共に、CPUが、次に送出すべきデータがアイドルフレームである場合、上記アイドルフレームのフレームへッダをFIFOメモリへ送出した後にFIFOメモリへのデータの送出を中断し、次にFIFOメモリ監視手段から割込みが生じたときに、ヌルデータを送出すべき期間の開始を指示するヌル送信コマンドを送信タイミング発生手段へ送る構成である。

【0350】上記の構成によれば、次に送出すべきデータがアイドルフレームである場合、FIFOメモリが空 40になったときに発生する割込みを受けてCPUが発行するヌル送信コマンドに基づいて、送信タイミング発生手段が切替制御を行い、CPUおよびFIFOメモリを介さずに、ヌルデータ発生器からのヌルデータの送出を開始するようになっている。それゆえ、アイドルフレームを送信する場合、ヌルデータを送出している間は、CPUは他の処理を行うことが可能となる。この結果、通信にかかるCPUの負荷を軽減することができるという効果を奏する。

【0351】請求項3記載の通信装置は、請求項1に記 50 始時点とする構成である。

48

載の構成において、CPUが、次に送出すべきデータが アイドルフレームである場合、上記アイドルフレームの フレームヘッダをFIFOメモリへ送出した後にFIF Oメモリへのデータの送出を中断すると共に、次のフレームがヌルデータを含むことを示すヌル送信コマンドを 送信器に与え、送信タイミング発生手段が、ヌル送信コ マンドを受けて、次にFIFOメモリが空になったとき を、ヌルデータを送出すべき期間の開始時点とする構成 である。

【0352】上記の構成によれば、送信タイミング発生手段が、CPUが発行するヌル送信コマンドとFIFOメモリの状態とに基づき、ヌルデータの送信を開始すべき適切なタイミングで切替手段に対して切替制御を行うことによって、CPUおよびFIFOメモリを介さずに、ヌルデータ発生器からヌルデータの送出を開始するようになっている。それゆえ、アイドルフレームを送信する場合、ヌル送信コマンドを発行した後は、CPUは他の処理を行うことが可能となる。この結果、通信にかかるCPUの負荷を軽減することができるという効果を奏する。

【0353】請求項4記載の通信装置は、請求項1に記載の構成において、CPUが、次に送出すべきデータがアイドルフレームである場合、上記アイドルフレームのフレームへッダをFIFOメモリへ送出すると共に、上記ヌルデータの送出の開始を指示するヌル送信コマンドを発行し、送信タイミング発生手段が、ヌル送信コマンドを受けて、上記アイドルフレームの送出を開始した後の所定のタイミングを、ヌルデータを送出すべき期間の開始時点とする構成である。

り 【0354】上記の構成によれば、アイドルフレーム内のヌルデータの開始位置が所定の位置にある場合に、CPUがヌルデータの送出開始のタイミングを指示することなく、所定のタイミングでヌルデータ発生器からヌルデータの送出が行われる。また、上記ヌルデータの送出は、CPUおよびFIFOメモリを介さずに行われるので、この間、CPUは他の処理を行うことが可能となる。この結果、通信にかかるCPUの負荷を軽減することができるという効果を奏する。

【0355】請求項5記載の通信装置は、請求項1に記載の構成において、FIFOメモリから送出されるフレームのフレームへッダを参照し、上記フレームがアイドルフレームであると判断した場合、送信タイミング発生手段へヌル送信コマンドを送る送信データ監視手段が、上記送信器にさらに設けられ、CPUが、次に送出すべきデータがアイドルフレームである場合、上記アイドルフレームのフレームへッダをFIFOメモリへ送出し、送信タイミング発生手段が、送信データ監視手段からのヌル送信コマンドを受けると、上記フレームへッダの送出を完了した時点を、ヌルデータを送出すべき期間の開始時点とする機成である。

【0356】上記の構成によれば、フレームヘッダに含 まれている情報を利用して送信されようとするフレーム がアイドルフレームであるか否かを判断することができ るので、CPUがヌルデータの送出開始のタイミングを 指示することなく、所定のタイミングでヌルデータ発生 器からヌルデータの送出が行われる。また、上記ヌルデ ータの送出は、CPUおよびFIFOメモリを介さずに 行われるので、この間、CPUは他の処理を行うことが 可能となる。この結果、通信にかかるCPUの負荷を軽 減することができるという効果を奏する。

【0357】請求項6記載の通信装置は、請求項1に記 載の構成において、アイドルフレームのヌルデータの長 さが固定長である場合、送信タイミング発生手段が、ヌ ルデータ発生器からのヌルデータの送出を開始した後 に、送出されたヌルデータの長さが上記固定長と等しい 所定の値になった時点で、ヌルデータ発生器からのヌル データの送出を中断すると共にFIFOメモリからのデ -タの送出を再開するよう切替手段を制御する構成であ る。

【0358】上記の構成によれば、アイドルフレーム内 20 のヌルデータの長さが固定長である場合には、CPUが ヌルデータの送出終了のタイミングを指示することな く、所定のタイミングでFIFOメモリからのデータの 送出が再開される。従って、CPUは、ヌルデータ発生 器からのヌルデータの送信が行われている間は、他の処 理を行うことが可能となる。この結果、通信にかかるC PUの負荷を軽減することができるという効果を奏す

【0359】請求項7記載の通信装置は、請求項1に記 載の構成において、上記送信器が、ヌルデータ発生器か ら送出されたヌルデータの長さを計数する計数手段をさ らに備え、CPUが、アイドルフレームのヌルデータの 長さを送信器に与え、送信タイミング発生手段が、上記 計数手段によって計数されたヌルデータの長さとCPU から与えられたヌルデータの長さとが等しくなった時点 で、ヌルデータ発生器からのヌルデータの送出を中断す ると共にFIFOメモリからのデータの送出を再開する よう切替手段を制御する構成である。

【0360】上記の構成によれば、アイドルフレーム内 のヌルデータの長さが可変長である場合であっても、C PUがヌルデータの送出終了のタイミングを指示する必 要がないので、CPUは、ヌルデータ発生器からのヌル データの送信が行われている間は、他の処理を行うこと が可能となる。この結果、通信にかかるCPUの負荷を 軽減することができるという効果を奏する。

【0361】請求項8記載の通信装置は、請求項1に記 載の構成において、CPUが、次に送出すべきデータが アイドルフレームである場合、上記アイドルフレームの フレームヘッダをFIFOメモリへ送出する際に、当該 アイドルフレームのフレームチェックを併せてFIFO 50 る。

メモリへ送出する構成である。

(26)

【0362】上記の構成によれば、CPUは、FIFO メモリへフレームヘッダおよびフレームチェックを書き 込んだ後は、他の処理を行うことが可能となる。この結 果、通信にかかるCPUの負荷を軽減することができる という効果を奏する。

【0363】請求項9記載の通信装置は、請求項1に記 載の構成において、上記送信器が、ヌル送信コマンドが 発行されている間、FIFOメモリから送出されたデー 10 タを、上記FIFOメモリへ再度書き込む再書込み手段 をさらに備え、CPUが、複数のアイドルフレームを連 続して送出する場合、最初のアイドルフレームのフレー ムヘッダおよびフレームチェックをFIFOメモリへ書 き込んだ後、FIFOメモリへのデータの送出を一時中 断し、ヌルデータの送出を指示するヌル送信コマンドを 継続して発行する構成である。

【0364】上記の構成によれば、CPUが、最初のア イドルフレームのフレームヘッダおよびフレームチェッ クのみをFIFOメモリへ書き込んでヌル送信コマンド を継続的に発行するだけで、複数のアイドルフレームの 送信を連続して行うことができる。すなわち、CPU は、2番目以降のアイドルフレームのフレームヘッダお よびフレームチェックをFIFOメモリへ書き込む必要 がない。この結果、複数のアイドルフレームを連続して 送信する場合、通信にかかるCPUの負荷を軽減するこ とができるという効果を奏する。

【0365】請求項10記載の通信装置は、請求項1に 記載の構成において、CPUが、複数のアイドルフレー ムを連続して送出する場合、ヌルデータの送出を指示す るヌル送信コマンドを発行すると共に、上記複数個分の フレームヘッダおよびフレームチェックを、FIFOメ モリの容量が許容する範囲でFIFOメモリへあらかじ め送出する構成である。

【0366】上記の構成によれば、CPUは、送出すべ きアイドルフレームのフレームヘッダおよびフレームチ エックをFIFOメモリへ書き込んでヌル送信コマンド を発行するだけで、送信器から、複数のアイドルフレー ムが連続して通信回線へ送信されることとなる。すなわ ち、CPUは、ヌル送信コマンドを発行した後は、次に FIFOメモリからCPUへ割込みが起こるまで、他の 処理を行うことができる。この結果、通信にかかるCP Uの負荷を軽減することができるという効果を奏する。 【0367】請求項11記載の通信装置は、請求項1に 記載の構成において、送信器が通常フレームおよびアイ ドルフレームの一方を継続して送出しているときに、次 に送出すべきデータが通常フレームおよびアイドルフレ ームの他方である場合、CPUが、FIFOメモリへの ヌル送信コマンドの送出もしくはヌル送信コマンドの取

下げを行って、未送出のデータを破棄させる構成であ

【0368】これにより、通常フレームあるいはアイドルフレームの送信を連続して行っている間に、アイドルフレームあるいは通常フレームの送信を割り込ませることが可能となるという効果を奏する。

【0369】請求項12記載の通信装置は、請求項1に記載の構成において、上記送信器が、FIFOメモリの状態を監視し、FIFOメモリの占有率が閾値に達したときにCPUへ割込みをかけるFIFOメモリ監視手段と、上記閾値を変更する閾値変更手段とをさらに備え、上記閾値変更手段が、FIFOメモリからトランスミッタへのアイドルフレームのフレームヘッダの送出が完了したときに、CPUに割込みがかかるように上記閾値を変更すると共に、送信器からアイドルフレームの送出が完了したときに上記閾値を変更前の値に戻す構成である。

【0370】また、請求項13記載の通信装置は、フレーム構造を持つデータを通信回線から受信する受信器と、受信したデータを処理するCPUとを備えた通信装置において、上記受信器が、通信回線からデータを受け取るレシーバと、レシーバにて受け取ったデータを一時20的に保持してCPUへ順次転送するFIFOメモリと、受信したデータがアイドルフレームである場合、アイドルフレーム内のヌルデータを受信する期間は、受信器からCPUへのデータの転送を一時中断する構成である。【0371】これにより、ヌルデータを受信する期間において、CPUと受信器との間でデータの受渡しの処理を少なくすることができ、通信にかかるCPUの負荷の

【0372】請求項14記載の通信装置は、請求項13に記載の構成において、CPUが、FIFOメモリから読み出したフレームのフレームヘッダに基づいて、上記フレームがアイドルフレームか否かを判断し、アイドルフレームである場合には、上記フレームヘッダの後続データのFIFOメモリからの読み出しを中断すると共にヌルスキップコマンドを発行し、上記FIFOメモリが、上記ヌルスキップコマンドが与えられると、保持しているヌルデータを破棄する構成である。

低減が実現されるという効果を奏する。

【0373】これにより、アイドルフレームのヌルデータは、FIFOメモリからCPUへ送出されることなく破棄されるので、アイドルフレームの受信時におけるCPUと受信器との間のデータの受渡しの処理を少なくすることができ、通信にかかるCPUの負荷の低減を図ることができるという効果を奏する。

【0374】請求項15記載の通信装置は、請求項13 のヌルデータをに記載の構成において、上記受信器が、受信したデータの長さを計数する計数手段をさらに備え、CPUが、F IFOメモリから読み出したフレームのフレームヘッダイドルフレームで基づいて、上記フレームがアイドルフレームか否かを判断し、アイドルフレームである場合には、上記フレームへッダの後続データのFIFOメモリからの読み出し 50 効果を奏する。

を中断すると共にヌルスキップコマンドを発行し、上記受信タイミング発生手段が、CPUからヌルスキップコマンドが与えられた時点から上記計数手段で示されるヌルデータ期間の終了まで、FIFOメモリへのデータの転送を一時中断するようレシーバを制御する構成である。

【0375】これにより、アイドルフレームのヌルデータは、FIFOメモリからCPUへ送出されないので、アイドルフレームの受信時におけるCPUと受信器との間のデータの受渡しの処理を少なくすることができ、通信にかかるCPUの負荷の低減を図ることができるという効果を奏する。

【0376】請求項16記載の通信装置は、請求項13 に記載の構成において、CPUが、FIFOメモリから 読み出したフレームのフレームヘッダに基づいて、上記 フレームがアイドルフレームか否かを判断し、アイドル フレームである場合には、上記フレームヘッダの内容か らヌルデータの長さを検出し、ヌルデータの長さをNと し、レシーバが通信回線から既に受け取ったデータ長を Mとすると、(N-M)をパラメータとしたヌルスキッ プコマンドを発行し、上記受信タイミング発生手段が、 CPUから上記ヌルスキップコマンドが与えられてか ら、長さ(N-M)のヌルデータを受信するために必要 な時間が経過するまで、FIFOメモリへのデータの転 送を一時中断するようレシーバを制御する構成である。 【0377】これにより、アイドルフレームのヌルデー タがFIFOメモリからCPUへ送出されないので、ア イドルフレームの受信時におけるCPUと受信器との間 のデータの受渡しの処理を少なくすることができ、通信 にかかるCPUの負荷の低減を図ることができるという 効果を奏する。

【0378】請求項17記載の通信装置は、請求項13に記載の構成において、CPUが、FIFOメモリから読み出したフレームのフレームへッダに基づいて、上記フレームがアイドルフレームか否かを判断し、アイドルフレームである場合には、上記フレームへッダの内容からヌルデータの開始位置および長さを検出し、ヌルデータの開始位置を先頭からK番目、長さをNとすると、当該フレームの先頭から(K-1)番目のデータまでをFIFOメモリから読み出したときにFIFOメモリからのデータの読み出しを中断すると共に、Nをパラメモリが、上記ヌルスキップコマンドが与えられると、長さNのヌルデータを破棄する構成である。

【0379】これにより、アイドルフレームのヌルデータがFIFOメモリからCPUへ送出されないので、アイドルフレームの受信時におけるCPUと受信器との間のデータの受渡しの処理を少なくすることができ、通信にかかるCPUの負荷の低減を図ることができるという効果を奏する。

30

40

【図6】同図(a)は、送信FIFOメモリの閾値を所 定の値に固定する場合のタイミングチャートであり、同 図(b)は、送信FIFOメモリの閾値を動的に変化さ せる場合のタイミングチャートである。

【0380】請求項18記載の通信装置は、請求項13 に記載の構成において、CPUがヌルスキップコマンド を発行すると、上記受信タイミング発生手段が、CPU から上記ヌルスキップコマンドが与えられてから、上記 ヌルスキップコマンドが取り下げられるまで、FIFO メモリへのデータの転送を一時中断するようレシーバを 制御する構成である。

【図7】本発明の実施に係る第2の形態としての通信装 置の概略構成を示すブロック図である。

【0381】これにより、例えばCPUが過負荷になっ た場合などに、アイドルフレームの受信時におけるCP Uと受信器との間のデータの受渡しの処理を少なくする ことができ、通信にかかるCPUの負荷の低減を図るこ とができるという効果を奏する。

【図8】本発明の実施に係る第3の形態としての通信装 置の概略構成を示すブロック図である。

【0382】請求項19記載の通信装置は、請求項13 に記載の構成において、上記受信器が、FIFOメモリ の状態を監視し、FIFOメモリの占有率が閾値に達し たときにCPUへ割込みをかけるFIFOメモリ監視手 段と、上記閾値を変更する閾値変更手段とをさらに備 え、ヌルデータが通信回線から送信される期間は、上記 閾値変更手段が、CPUに割込みがかからないように上 記閾値を変更すると共に、上記期間の経過後に上記閾値 20 を変更前の値に戻す構成である。

【図9】本発明の実施に係る第4の形態としての通信装 10 置の概略構成を示すブロック図である。

【0383】請求項20記載の通信装置は、請求項13 に記載の構成において、上記受信器が、受信したフレー ムのフレームチェックを検査するフレームチェック検査 部と、受信したデータを上記フレームチェック検査部を 迂回させてFIFOメモリへ書き込む迂回手段とをさら に備え、アイドルフレームの受信時には、当該アイドル フレームのフレームチェックについては、上記迂回手段 を経由してFIFOメモリへ書き込むことを特徴とす

【図10】本発明の実施に係る第5の形態としての通信 装置の概略構成を示すブロック図である。

【0384】上記の構成によれば、アイドルフレームの 受信時には、フレームチェック検査部を迂回してフレー ムチェックの検査を行わないことにより、ヌルデータを スキップすることによる受信エラーの発生を回避するこ とができるという効果を奏する。

【図11】上記第5の形態に係る通信装置が送出するデ ータのフレーム構成の第2の例と、通常フレーム送信時 およびアイドルフレーム送信時のそれぞれにおけるデー タ切替制御のタイミングとを示す説明図である。

【図12】本発明の実施に係る第6の形態としての通信

【図面の簡単な説明】

成を示すブロック図である。

とを示す説明図である。

装置の概略構成を示すブロック図である。 【図13】本発明の実施に係る第7の形態としての通信

装置の概略構成を示すブロック図である。

【図2】上記通信装置が送出するデータのフレーム構成 の一例と、通常フレーム送信時およびアイドルフレーム 送信時のそれぞれにおけるデータ切替制御のタイミング

【図1】本発明の実施の一形態に係る通信装置の概略構

装置の概略構成を示すブロック図である。 【図15】本発明の実施に係る第9の形態としての通信

【図14】本発明の実施に係る第8の形態としての通信

装置の概略構成を示すブロック図である。 【図16】上記第9の形態に係る通信装置が受信するデ ータのフレーム構成と、通常フレーム受信時およびアイ

ャートである。 【図5】上記通信装置が備える送信タイミング発生回路

の動作を示すフローチャートである。

ドルフレーム受信時のそれぞれにおけるデータ切替制御 のタイミングとを示す説明図である。 【図17】上記の第9の形態に係る通信装置が備える受

30 信FIFOメモリの占有率と、FIFOメモリ監視回路 へ送出されるFIFO監視信号との関係を示す説明図で ある。

【図18】上記の第9の形態に係る通信装置が備えるC PUに対してFIFO割込みが生じた際の、上記CPU の動作を示すフローチャートである。

【図3】上記通信装置が備える送信FIFOメモリの占 有率と、FIFOメモリ監視回路へ送出されるFIFO 監視信号との関係を示す説明図である。

【図19】上記の第9の形態に係る通信装置が備える受 信タイミング発生回路の動作を示すフローチャートであ る。

【図4】上記通信装置におけるCPUに対してFIFO 割込みが生じた際の、上記CPUの動作を示すフローチ

【図20】本発明の実施に係る第10の形態としての通 信装置の概略構成を示すブロック図である。

【図21】本発明の実施に係る第11の形態としての通 信装置の概略構成を示すブロック図である。 【図22】本発明の実施に係る第12の形態としての通

【図23】本発明の実施に係る第13の形態としての通 信装置の概略構成を示すブロック図である。

【図24】本発明の実施に係る第14の形態としての通 信装置の概略構成を示すブロック図である。

【図25】本発明の実施に係る第15の形態としての通 50 信装置の概略構成を示すブロック図である。

信装置の概略構成を示すブロック図である。

-28-

特開平11-187074

55

56

【図26】従来の通信装置の概略構成の一例を示すブロ 段) ック図である。 4 送信タイミング発生回路(送信タイミング発生手 【符号の説明】 段) CPU 5 トランスミッタ 2 送信FIFOメモリ (FIFOメモリ) 7 ヌルデータ発生器 FIFOメモリ監視回路(FIFOメモリ監視手 切替回路(切替手段)

【図1】







図2】




【図3】







【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図17】




【図16】




【図18】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】



【図26】



フロントページの続き

(72)発明者 北口 進

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 田辺 忠三

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 中尾 敦司

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations-of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
D BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.